[发明专利]一种处理系统和在3D堆栈存储器中混写的方法有效
申请号: | 201880069807.7 | 申请日: | 2018-09-18 |
公开(公告)号: | CN111279322B | 公开(公告)日: | 2021-09-24 |
发明(设计)人: | 约翰·吴;迈克尔·K·西劳拉;拉塞尔·施莱伯;塞缪尔·纳夫齐格 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;G06F12/06;G06F3/06 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 李献忠;张华 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 处理 系统 堆栈 存储器 中混写 方法 | ||
1.一种处理系统,所述处理系统包括:
计算管芯;以及
堆栈存储器,所述堆栈存储器与所述计算管芯堆叠在一起,其中所述堆栈存储器包括第一存储器管芯和堆叠在所述第一存储器管芯顶部上的第二存储器管芯,并且进一步其中使用单个存储器地址的并行访问被混写以并行访问所述第一存储器管芯的第一部分和所述第二存储器管芯的第二部分,所述第二部分从同一存储器管芯上的所述第一部分偏移。
2.如权利要求1所述的处理系统,其中所述第一存储器管芯和所述第二存储器管芯包括相同的电路配置。
3.如权利要求2所述的处理系统,其中使用所述单个存储器地址的所述并行访问指向所述第一存储器管芯和所述第二存储器管芯的不同存储体。
4.如权利要求1所述的处理系统,所述处理系统还包括在所述计算管芯处的存储器控制器,其中所述存储器控制器在对所述堆栈存储器进行寻址之前混写所述单个存储器地址以生成多个位值。
5.如权利要求1所述的处理系统,其中所述第一存储器管芯和所述第二存储器管芯都接收所述单个存储器地址,并且进一步其中所述第二存储器管芯基于本地查找表来混写所述单个存储器地址。
6.如权利要求5所述的处理系统,其中所述第二存储器管芯基于所述本地查找表使所述接收的单个存储器地址发生位翻转。
7.如权利要求1所述的处理系统,其中所述堆栈存储器包括多层静态随机存取存储器(SRAM)。
8.一种集成电路封装件,包括:
管芯堆栈的存储器装置,所述管芯堆栈的存储器装置包括:
多个堆栈存储器管芯,其中使用单个存储器地址的并行访问被混写以访问在不同物理位置处的所述多个堆栈存储器管芯,所述不同的物理位置在同一存储芯片上相对彼此偏移。
9.如权利要求8所述的集成电路封装件,其中所述多个堆栈存储器管芯中的每个堆栈存储器管芯包括相同的电路配置。
10.如权利要求9所述的集成电路封装件,其中使用所述单个存储器地址的所述并行访问指向所述多个堆栈存储器管芯的不同存储体。
11.如权利要求8所述的集成电路封装件,所述集成电路还包括:
存储器控制器,所述存储器控制器在耦合到所述管芯堆栈的存储器装置的计算管芯处,其中所述存储器控制器在对所述管芯堆栈的存储器装置进行寻址之前混写所述单个存储器地址以生成多个位值。
12.如权利要求8所述的集成电路封装件,其中所述多个堆栈存储器管芯中的每一者包括本地查找表。
13.如权利要求12所述的集成电路封装件,其中所述单个存储器地址基于所述多个堆栈存储器管芯中的每一者处的所述本地查找表而发生位翻转。
14.如权利要求8所述的集成电路封装件,其中所述管芯堆栈的存储器装置包括多层静态随机存取存储器(SRAM)。
15.一种在堆栈存储器处进行地址混写的方法,所述方法包括:
响应于接收到使用单个存储器地址的并行访问请求,混写所述单个存储器地址以并行访问管芯堆栈的存储器的第一存储器管芯的第一部分和第二存储器管芯的第二部分,所述第二部分从同一存储器管芯上的所述第一部分偏移。
16.如权利要求15所述的方法,其中混写所述单个存储器地址包括:
在对所述第一存储器管芯和所述第二存储器管芯进行寻址之前在存储器控制器处生成多个位值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880069807.7/1.html,转载请声明来源钻瓜专利网。