[发明专利]用于LVDS接收器电路的输入级

说明书

根据本发明提出一种用于LVDS接收器电路(100)的输入级(50)，该输入级包括至少一个电源电压连接端(41)以及用于施加差分输入信号对的第一和第二级输入端(11，12)。此外，所述输入级(50)包括第一和第二差分级(1，2)，其中，所述级输入端分别与所述第一差分级的输入端直接地连接，并且分别通过电平移位电路(15，16)与所述第二差分级的输入端间接地连接。根据本发明，所述第一和第二差分级分别通过第三差分级(3)的晶体管与所述电源电压连接端连接，其中，所述晶体管中的一个的控制输入端与使所述级输入端彼此连接的测量路径(20)连接，而所述另外的晶体管的控制输入端与用于提供参考电压(30)的装置连接。

技术领域

本发明涉及一种用于LVDS接收器电路的输入级，该输入级包括至少一个电源电压连接端、用于施加差分输入信号对的第一和第二级输入端以及第一和第二差分级。输入级的级输入端分别与第一差分级的输入端直接地连接，并且所述输入级的级输入端分别通过电平移位电路与第二差分级的输入端间接地连接。所述输入级还包括两个级输出端，这两个级输出端分别具有由第一差分级的和第二差分级的各一个输出端构成的连接。

背景技术

自1990年代以来，使用所谓的LVDS(英：Low Voltage Differential Signaling，低压差分信号)系统(通常也称为基于低压差分信号传输的系统)来进行数字信号的快速和串行传输。在此，例如与CMOS系统中的信号传输相比，通过线路对以大幅降低的信号幅度差分地传输信号。与CMOS系统相比，这种信号传输能够实现明显更高的传输速度以及更低的干扰辐射，因为在状态0和1之间变换需要明显更少的电荷。

图1示出现有技术的示例性的LVDS系统300。简化地描述，LVDS系统300包括LVDS发送级200，该LVDS发送级包括电流源202以及在该示例中包括四个晶体管201，所述四个晶体管中的两个晶体管分别串联连接。电流源202借助所谓的偏置电路保持在其工作点。在该示例中，电流源202提供约3.5mA的低电流。但是，该电流源也可以提供任意其他电流。

如所提及的，电流源202与由两个串联电路构成的并联电路连接，所述串联电路分别具有两个串联连接的晶体管201。在串联电路内，以不同量值的电压来操控串联电路的晶体管201，这在图1中通过晶体管201的栅极输入端前面的不同符号来表示。在此，施加在晶体管上的电压的符号沿顺时针方向交替地不同，使得关于共模电压V_CM(参见下文)，在串联电路的晶体管201之间存在相反的电压降。在图1中示出的情况中，关于共模电压V_CM，在一个串联电路的晶体管之间的电压降V_P为正，然而再次关于共模电压V_CM，在另一串联电路的晶体管之间的电压降V_N为负。在串联电路的晶体管201之间，LVDS发送级201分别与信号线路151、152连接，通过所述信号线路能够实现差分信号传输。在图2中示意性地示出通过这些信号线路151、152传输的信号。它们形成所谓的阻抗受控的传输链路。在图1中还示意性地说明在信号传输期间在信号线路151、152之间产生的电场140如何表现，即，在通过(形成信号线路对的)信号线路151、152的截面143中示出电场140。信号线路151、152在接收器侧的端部与终端电阻160连接，在该终端电阻上存在电压降，由与信号线路151、152导电连接的LVDS接收器电路100使用、分析处理和/或进一步处理该电压降。

进行差分传输，以便抵消伴随着信号传输的信号幅度降低而产生的信号传输的干扰灵敏度增加。差分信号传输意味着，仅通过两个信号线路之间的电压差来传输待传输的信息。在这种传输中，在很大程度上抑制对信号的共模产生影响的干扰——即同等地损害两个信号或两个信号线路中的信号。