[发明专利]用于LVDS接收器电路的输入级

权利要求书

1.一种用于LVDS接收器电路(100)的输入级(50)，所述输入级包括：

至少一个电源电压连接端(41)；

第一级输入端和第二级输入端(11，12)，所述第一级输入端和所述第二级输入端用于施加差分输入信号对；

第一差分级和第二差分级(1，2)，其中，所述级输入端(11，12)分别与所述第一差分级(1)的输入端(1-1，1-2)直接地连接，并且所述级输入端分别通过电平移位电路(15，16)与所述第二差分级(2)的输入端(2-1，2-2)间接地连接；

两个级输出端(21，22)，所述级输出端分别具有由所述第一差分级的和所述第二差分级(1，2)的各一个输出端构成的连接，

其特征在于，

所述第一差分级和所述第二差分级(1，2)分别通过第三差分级(3)的晶体管(3-1，3-2)与所述电源电压连接端(41)连接，其中，所述晶体管中的一个(3-1)的控制输入端与测量路径(20)连接，所述测量路径使所述级输入端(11，12)彼此连接，而另外的晶体管(3-2)的控制输入端与用于提供参考电压(30)的装置连接。

2.根据权利要求1所述的输入级(50)，其中，所述第一差分级和/或所述第二差分级和/或所述第三差分级(1，2，3)的晶体管(1-1，1-2，2-1，2-2，3-1，3-2)全部实施为一种类型的晶体管(1-1，1-2，2-1，2-2，3-1，3-2)、尤其实施为PMOS场效应晶体管。

3.根据以上权利要求中任一项所述的输入级(50)，其中，使所述级输入端(11，12)彼此连接的所述测量路径(20)具有由两个相同的电阻(32，33)构成的串联电路，其中，所述第三差分级(3)的与所述测量路径(20)连接的晶体管(3-1)的控制输入端在所述串联电路的电阻(32，33)之间与所述测量路径(20)导电地连接。

4.根据以上权利要求中任一项所述的输入级(50)，其中，所述第三差分级(3)的晶体管(3-1，3-2)的开关路径通过另一晶体管(45)的开关路径与所述电源电压连接端(41)连接。

5.根据以上权利要求中任一项所述的输入级(50)，其中，所述电平移位电路中的第一个(15)包括由两个晶体管(15-1，15-2)构成的第一串联电路(17-1)，其中，所述第一串联电路(17-1)的第一端部与所述电源电压连接端(41)导电地连接，所述第一串联电路(17-1)的晶体管(15-1，15-2)的控制输入端分别与所述级输入端(11，12)中的一个导电地连接，所述第二差分级(2)的输入端中的第一个(2-1)在所述第一串联电路(17-1)的晶体管(15-1，15-2)之间与所述第一串联电路(17-1)导电地连接。

6.根据以上权利要求中任一项所述的输入级(50)，其中，所述电平移位电路中的第二个(16)包括由两个晶体管(16-1，16-2)构成的第二串联电路(17-2)，其中，所述第二串联电路(17-2)的第一端部与所述电源电压连接端(41)导电地连接，所述第二串联电路(17-2)的晶体管(16-1，16-2)的控制输入端分别与所述级输入端(11，12)中的一个导电地连接，所述第二差分级(2)的输入端中的第二个(2-2)在所述第二串联电路(17-2)的晶体管(16-1，16-2)之间与所述第二串联电路(17-2)导电地连接。

7.根据权利要求5和6所述的输入级(50)，其中，所述第一串联电路(17-1)的第二端部以及所述第二串联电路(17-2)的第二端部与电流镜电路(18)的晶体管的开关路径导电地连接。

8.根据权利要求7所述的输入级(50)，所述输入级还包括第二电源电压连接端(42)，其中，所述电流镜电路(18)与所述第二电源电压连接端(42)导电地连接。