[发明专利]具有环形阻挡电介质的三维存储器器件及其制造方法

说明书

穿过位于衬底上方的绝缘层和牺牲材料层的交替堆叠体来形成存储器开口。通过相对于所述绝缘层使所述牺牲材料层横向凹陷来围绕所述存储器开口来形成环形凹陷部。通过选择性沉积工艺在所述环形凹陷部中的每个凹陷部内的所述牺牲材料层的凹陷侧壁上方形成环形金属部分。通过采用自组装材料层来选择性地在环形金属部分的内侧壁上形成环形背侧阻挡电介质，所述自组装材料层覆盖绝缘层的表面并抑制电介质材料沉积在所述绝缘层的表面上。在存储器开口中形成存储器堆叠结构，并且用导电层替换所述牺牲材料层。所述环形背侧阻挡电介质为用作控制栅极电极的所述环形金属部分提供电隔离。

相关申请

本申请要求提交于2017年11月6日的美国非临时申请序列号15/804,692号的优先权的权益，并且该美国非临时申请的全部内容以引用的方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及采用环形阻挡电介质的三维存储器器件及其制造方法。

背景技术

每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“Novel UltraHigh Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，IEDM Proc.(2001)33-36的文章中公开。

发明内容

根据本公开的一个方面，提供了三维存储器器件，其包括：绝缘层和导电层的交替堆叠体，所述绝缘层和导电层的交替堆叠体定位在衬底上方；延伸穿过所述交替堆叠体的存储器堆叠结构，其中所述存储器堆叠结构包括存储器膜以及接触所述存储器膜的内侧壁的竖直半导体沟道；环形背侧阻挡电介质，所述环形背侧阻挡电介质位于所述导电层的层级处并横向围绕所述存储器堆叠结构；以及环形金属部分，所述环形金属部分位于所述导电层中的至少一些导电层的层级处并接触所述环形背侧阻挡电介质中的相应环形背侧阻挡电介质的外侧壁。

根据本公开的另一方面，提供了形成三维存储器器件的方法，该方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠体；形成穿过所述交替堆叠体的存储器开口；通过相对于所述绝缘层使所述牺牲材料层横向凹陷来围绕所述存储器开口形成环形凹陷部；在所述环形凹陷部中的每个凹陷部内的所述牺牲材料层的凹陷侧壁上形成环形金属部分；在所述环形金属部分的内侧壁上形成环形背侧阻挡电介质；在所述存储器开口中的所述环形背侧阻挡电解质的内侧壁上形成存储器堆叠结构，其中所述存储器堆叠结构包括存储器膜以及接触所述存储器膜的内侧壁的竖直半导体沟道；以及用导电层替换所述牺牲材料层。

附图说明

图1是根据本公开的实施方案的在形成至少一个外围器件和半导体材料层之后的示例性结构的示意性竖直剖面图。

图2是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠体之后的示例性结构的示意性竖直剖面图。

图3是根据本公开的实施方案的在形成阶梯式平台和后向阶梯式电介质材料部分之后的示例性结构的示意性竖直剖面图。

图4A是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直剖面图。

图4B是图4A的示例性结构的俯视图。竖直平面A-A'是图4A的剖面的平面。

图5A至图5M是根据本公开的实施方案的在形成环形金属部分、环形背侧阻挡电介质和存储器开口填充结构期间位于示例性结构内的存储器开口的顺序示意性竖直剖面图。

图6是根据本公开的实施方案的在形成存储器堆叠结构和支撑柱结构之后的示例性结构的示意性竖直剖面图。

图7A是根据本公开的实施方案的在形成背侧沟槽之后的示例性结构的示意性竖直剖面图。