[发明专利]低温隔离填充物的保护

说明书

半导体结构包括在半导体衬底的上表面上的多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开，以限定鳍间距。在每个沟槽中包含多层电隔离区域。多层电隔离区域包括氧化物层和保护层。氧化物层在半导体衬底的上表面上包括第一材料。保护层在氧化物层的上表面上包括第二材料。第二材料不同于第一材料。第一材料具有第一抗蚀刻性，第二材料具有大于第一抗蚀刻性的第二抗蚀刻性。

背景技术

本发明一般涉及半导体制造方法和器件。更具体地说，本发明涉及保护形成半导体器件的高纵横比元件(例如，隔离区)的低温隔离材料的技术。

半导体集成电路技术的进步已经促进了形成在半导体晶片上的半导体器件的物理占用面积和尺寸的持续减小。结果，每个芯片的电路密度也持续增加。对于给定的芯片尺寸，有源电路元件，例如半导体器件，通常彼此靠近放置以使电路密度最大化。通常在晶片中形成诸如浅沟槽隔离(STI)区的电隔离区，以使相邻的半导体器件彼此电隔离。

发明内容

本发明的实施例涉及一种制造半导体器件的方法。该方法包括在半导体衬底的上表面上形成多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开以限定鳍间距。方法还包括在沟槽中沉积间隙填充隔离材料，氧化物材料具有第一抗蚀刻性(etch resistance)。方法还包括将一部分氧化物材料转换成限定保护层的不同的第二材料，第二材料具有大于第一抗蚀刻性的第二抗蚀刻性。该方法还包括对所转换的第二材料进行退火以进一步增加第二抗蚀刻性。退火操作包括将转换的第二材料暴露于低于900摄氏度(℃)的退火温度。

本发明的另一实施例涉及一种半导体结构，其包括在半导体衬底的上表面上的多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开以限定鳍间距。在每个沟槽中包含多层电隔离区域。多层电隔离区域包括氧化物层和保护层。氧化物层包括在半导体衬底的上表面上的第一材料。保护层包括位于氧化物层的上表面上的第二材料。第二材料与第一材料不同。

本发明的另一实施例涉及制造半导体器件的另一方法，该方法包括在半导体衬底的上表面上形成多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开以限定鳍间距。该方法还包括在沟槽中沉积间隙填充氧化物材料。氧化物材料具有第一材料蚀刻速率。该方法还包括将硅离子注入氧化物材料中以将氧化物材料的一部分转换成不同的第二材料，不同的第二材料限定了具有低于第一材料蚀刻速率的第二材料蚀刻速率的保护层。

本发明的一个附加实施例涉及另一种制造半导体器件的方法。该方法包括在半导体衬底的上表面上形成多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开以限定鳍间距。该方法还包括在沟槽中沉积氧化物材料以形成氧化物层。氧化物材料具有第一抗蚀刻性。该方法进一步包括执行离子注入工艺以将离子注入氧化物材料中，以将氧化物层的一部分转换成第二材料，以形成具有不同于第一抗蚀刻性的第二抗蚀刻性的第一保护层。该方法还包括向第一保护层的表面施加高密度等离子体(HOP)以将第一保护层的一部分转换成不同于氧化物材料和第二材料的第三材料。第三材料用作具有不同于第一和第二抗蚀刻性的第三抗蚀刻性的第二保护层。该方法还包括在低于900℃的温度下对结构进行退火，以进一步增加第二材料和第三材料的抗蚀刻性。退火的第二材料和退火的第三材料的组合限定了多层电隔离区域。

本发明的附加实施例涉及另一种半导体结构，包括在半导体衬底的上表面上的多个半导体鳍。半导体结构包括在半导体衬底的上表面上的多个半导体鳍。半导体鳍通过相应的沟槽彼此间隔开以限定鳍间距。氧化物材料位于沟槽中以限定氧化物层。氧化物材料具有第一抗蚀刻性。与氧化物材料不同的第二材料位于氧化物层的上表面上以限定第一保护层。第三材料位于第一保护层的上表面上。第三材料不同于氧化物材料和第二材料以限定第二保护层。氧化物层、第一保护层和第二保护层的组合限定了将多个半导体鳍彼此电隔离的多层电隔离区域。氧化物层、第一保护层和第二保护层中的每一个相对于彼此具有不同的抗蚀刻性。

通过本发明的技术实现了额外的技术特征和益处。本发明的实施例在此详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。

附图说明