[发明专利]用于对存储器进行编程的方法和设备

说明书

操作存储器的方法包含：确定存取线电压的目标电压电平；确定用于将所述存取线电压选通到耦合到多个存储器单元的存取线的目标过激励电压电平；响应于其目标电压电平产生所述存取线电压的电压电平且响应于所述目标过激励电压电平产生用于将所述存取线电压选通到所述存取线的电压电平；以及将所述存取线电压施加到所述存取线，同时将用于选通所述存取线电压的所述电压电平施加到连接到所述存取线的串驱动器的控制栅极。设备包含电压调节器，所述电压调节器具有电压信号节点和输出节点之间以及所述电压信号节点和所述电压调节器的比较器的输入之间的可变电阻路径。

技术领域

本公开大体上涉及存储器，且确切地说，在一或多个实施例中，本公开涉及用于对存储器进行编程的存储器架构及其操作。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器已发展成用于各种电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。经由电荷存储结构(例如，浮动栅极或电荷捕集器)的编程(其常常被称作写入)或其它物理现象(例如，相变或极化)而发生的存储器单元的阈值电压(Vt)的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可移除式存储器模块，且非易失性存储器的用途在持续扩大。

NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基础存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列被布置成使得阵列中的一行中的每个存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常被称为NAND串)。每个源极选择晶体管可连接到源极，而每个漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的一个以上选择栅极的变型是已知的。

对存储器进行编程通常利用以下迭代过程：向存储器单元施加编程脉冲，并响应于所述编程脉冲而验证所述存储器单元是否已达到其所要数据状态，并且重复所述迭代过程直到所述存储器单元通过验证为止。一旦存储器单元通过验证，就可禁止对存储器单元进行进一步编程。可通过改变(例如，增加)编程脉冲的电压电平而重复迭代过程，直至为编程操作选择的每一存储器单元已达到其相应的所要数据状态，或宣告某一故障，例如达到编程操作期间所允许的编程脉冲的最大数目。

半导体存储器制造的大体趋势是增加存储器密度。这可能通过减小特征大小和/或利用三维阵列结构来增加形成于半导体晶片的给定区域中的存储器单元的数目来实现。然而，此类技术可能增加用于存取存储器单元的导电结构(例如，存取线)的RC(电阻性-电容性)时间常数，这是归因于所述结构本身的电阻电平增加，以及归因于相邻结构的电容耦合增加。这继而可能增加使此存取线达到存取操作(例如，编程操作)的所要电压电平所必需的时间。

附图说明

图1是根据实施例的存储器的简化框图，所述存储器作为电子系统的部分与处理器通信。

图2A-2B是可用于参考图1描述的类型的存储器中的存储器单元阵列的部分的示意图。

图3A是耦合到可用于参考图1描述的类型的存储器中的存储器单元阵列104的行解码器108的示意框图。

图3B是可用于参考图1描述的类型的存储器中的串驱动器的一部分的示意图。

图4A是根据实施例的电压产生系统的一部分的示意框图。

图4B是根据一实施例的电压调节器的示意图。