[发明专利]用于制造电容元件及其他装置的采用表面面积放大的基底

说明书

由基底(1)提供放大的表面面积，该基底(1)包括：基层(2)，该基层具有限定多个第一沟槽(3)和介于中间的第一平台(4)的第一主表面(2A)；以及覆盖层(12)，该覆盖层设置在基层(2)的第一主表面(2A)上并以基本保形的方式覆盖第一沟槽(3)和第一平台(4)，其中，覆盖层的远离基层的第一主表面(2A)的表面(12A)包括多个第二沟槽(13)和介于中间的第二平台(14)，第二沟槽和第二平台以比第一沟槽和第一平台的比例小的比例被限定。基底可以用于制造电容元件，在电容元件中设置有薄膜层并且薄膜层以保形的方式覆盖覆盖层的第二沟槽和第二平台，以创建具有高的电容密度的金属‑绝缘体‑金属结构。

本发明涉及电气/电子装置制造的领域。更具体地，本发明涉及采用表面面积放大技术的基底、制造方法和所制造的装置。

在各种应用中，利用所谓的“表面面积放大”技术、即用以增大表面的表面面积而不增加由该表面在平面上的投影所覆盖的占地面积的技术可能是有利的。下面将仅出于说明的目的来描述这种应用的两个示例，这些示例不是详尽的。

例如，在化学传感器中，可以借助于在感测材料层(例如金属氧化物层)的表面上的吸附这种化学物种的分子来检测特定的化学物种。通过增大感测材料层的表面面积，可以改善传感器的灵敏度和/或检测速度。在这种情况下，表面面积放大技术可以涉及通过将传感器材料沉积在具有纹理表面的基底上来形成感测层，纹理表面即为具有凹凸特征(例如突出部或柱和/或凹陷部或沟槽，注意到的是，在该领域中，“沟槽”不必为长形开孔，而是可以是例如具有相同的长度尺寸和宽度尺寸的开孔，比如具有方形或圆形横截面的开孔，如在附图中可以看到的)的表面。

作为另一示例，已知的是通过将交替的导电材料、电绝缘材料和导电材料沉积在纹理化的基底表面上、即在包括大体沿基底的厚度方向延伸的沟槽的基底表面上和/或在具有从基底表面突起的柱型结构的基底表面上来形成三维电容器。可以通过增大其上形成有电极层和介电层的纹理特征的纵横比——例如，通过将沟槽制造得更深和/或通过将沟槽制造得更窄使得对于给定的占地面积可以设置更多数量的沟槽——来放大电极层和介电层的表面面积，并且由此可以增大电容密度。

然而，当试图使用上述技术来增大表面面积放大的程度时，可能出现问题。

考虑3D电容器的示例，可能期望的是使功能层(例如，金属-绝缘体-金属层)沉积在具有1μm至30μm深但仅30nm至100nm宽的沟槽的基底上。在这种受限的几何形状中，难以使材料沉积在沟槽表面上。常规地，可以采用诸如化学气相沉积(CVD)或原子层沉积(ALD)之类的技术，以将前驱物引入到沟槽中，使得前驱物物种能够与沟槽壁材料反应并形成期望的金属(或绝缘体)层。但是，在极度受限的空间比如具有大纵横比的沟槽中，前驱物物种的扩散速率受到限制和/或不均匀，于是这可能导致以下问题中的一个或更多个问题：

-非常慢的沉积速率，

-不良的保形沉积，从而导致膜厚度或膜材料性能方面的变化，

-高的加工成本。

已经被采用以形成用于形成3D电容器的模板的技术涉及使用阳极氧化来形成纹理化的基底表面(电容器的电极层和介电层随后被沉积在该基底表面上)。例如，可以在硅基底上形成铝层，然后可以执行阳极氧化过程以在铝层中形成高密度的均匀的、自组装的沟槽或“孔”。严格来说，孔是在阳极氧化过程期间形成的氧化铝层中限定的；因此，可以说这些孔是在AAO——阳极氧化铝——中形成的。在一些情况下，孔的底部处的氧化物层被去除，使得每个孔的内部可以与设置在模板的远离孔的开口的侧部处的导电层连通。

图1图示了通过阳极氧化形成的上述类型的模板，并且示出了该模板的占地面积(即，由模板到平面上的投影所占据的表面面积)比在模板中通过孔的内表面与孔之间的平台的表面组合而提供的表面面积小得多。