[发明专利]具有跨越漏极选择电极线的三维存储器器件及其制造方法

权利要求书

1.一种三维存储器器件，包括：

绝缘层和导电层的交替堆叠，所述绝缘层和导电层的交替堆叠定位在衬底上方；

绝缘帽盖层，所述绝缘帽盖层覆盖所述交替堆叠；

存储器堆叠结构，所述存储器堆叠结构排列成沿第一水平方向横向延伸并且延伸穿过所述交替堆叠和所述绝缘帽盖层中的每一层的行，其中所述存储器堆叠结构中的每一个均包括存储器膜以及由所述存储器膜横向围绕的竖直半导体沟道，每个竖直半导体沟道接触相应漏极区的底表面，每个漏极区接触相应的存储器膜；

线状沟槽，所述线状沟槽跨越一对相邻的所述存储器堆叠结构行并且沿所述第一水平方向延伸，其中所述线状沟槽的侧壁包括在所述一对相邻的所述存储器堆叠结构行内的每个存储器堆叠结构的侧壁；

漏极选择电极线，所述漏极选择电极线定位在所述线状沟槽内；以及

接触所述线状沟槽的所述侧壁和所述线状沟槽的底表面中的至少一者的漏极选择栅极电介质，其中所述漏极选择电极线接触所述漏极选择栅极电介质；

其中所述竖直半导体沟道包括L形掺杂区，所述L形掺杂区具有与所述漏极区的导电类型相反的导电类型的掺杂并且接触所述漏极选择栅极电介质的侧壁和底表面。

2.根据权利要求1所述的三维存储器器件，其中所述L形掺杂区具有比所述竖直半导体沟道的延伸穿过所述交替堆叠且具有与所述L形掺杂区相同的导电类型的部分更大的电掺杂剂浓度。

3.根据权利要求1所述的三维存储器器件，还包括接触所述漏极选择电极线的整个顶表面的接触级介电层。

4.根据权利要求3所述的三维存储器器件，其中所述接触级介电层接触所述漏极区中的每一个的顶表面和侧壁表面，并且其中所述接触级介电层接触所述漏极选择栅极电介质的顶表面。

5.根据权利要求3所述的三维存储器器件，其中所述漏极选择栅极电介质接触所述漏极区中的每一个。

6.根据权利要求3所述的三维存储器器件，其中所述接触级介电层接触所述竖直半导体沟道中的每一个的侧壁。

7.根据权利要求1所述的三维存储器器件，其中：

所述线状沟槽的底表面定位在包括所述绝缘帽盖层的底表面的第一水平平面的上方；并且

所述漏极选择电极线的顶表面定位在包括所述绝缘帽盖层的顶表面的第二水平平面的下方。

8.根据权利要求7所述的三维存储器器件，其中：

所述存储器堆叠结构中的每一个在所述线状沟槽的所述底表面下方均具有圆形的水平横截面形状；并且

所述存储器堆叠结构中的每一个在所述线状沟槽的所述底表面上方均具有半圆形的水平横截面形状。

9.根据权利要求1所述的三维存储器器件，其中：

所述三维存储器器件包括单体三维NAND存储器器件；

所述导电层包括或者电连接到所述单体三维NAND存储器器件的相应字线；

所述衬底包括硅衬底；

所述单体三维NAND存储器器件包括在所述硅衬底上方的单体三维NAND串阵列；

所述单体三维NAND串阵列的第一器件层级中的至少一个存储器单元定位在所述单体三维NAND串阵列的第二器件层级中的另一个存储器单元上方；

所述硅衬底含有集成电路，所述集成电路包括用于定位在其上的所述存储器器件的驱动器电路；

所述单体三维NAND串阵列包括：

多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部部分基本上垂直于所述衬底的顶表面延伸，并且包括所述竖直半导体沟道中的相应一个，和

多个电荷存储元件，所述多个电荷存储元件具体体现为所述存储器膜的一部分，每个电荷存储元件定位成与所述多个半导体沟道中的相应一个相邻。