[发明专利]带有磁屏蔽的谐振时钟电路

说明书

提供了半导体器件以及与该半导体器件有关的方法。半导体器件包括谐振时钟电路。该半导体器件还包括电感器。该半导体器件还包括由磁性材料形成的磁性层，该磁性层设置在所述谐振时钟电路的一部分与所述电感器之间。所述谐振时钟电路的时钟信号被所述磁性层利用。

技术领域

本发明一般地涉及时钟电路，并且特别地，涉及具有磁屏蔽的谐振时钟电路。

背景技术

具有谐振时钟电路的半导体器件可以包括用于缓冲谐振时钟电路的输入的缓冲器，并且还可以包括时钟分配系统，以将由谐振时钟电路调节的时钟信号分配给布置在这种半导体器件中的其他电路。网格时钟分配系统可以是其包括用于时钟分配的一个或多个时钟网格的网格时钟分配系统。

已经证明使用谐振时钟电路可以减小全局时钟功率和时序不确定性。通过使大的全局时钟电容与电感发生谐振，可以在谐振时钟电路的LC谐振回路网络内回收每个周期用于给时钟。

因此，需要一种克服上述问题的谐振时钟电路。

发明内容

根据本发明的一个方面，提供了一种半导体器件。该半导体器件包括谐振时钟电路。该半导体器件还包括电感器。该半导体器件还包括由磁性材料形成的磁性层，该磁性层设置在该谐振时钟电路的一部分与该电感器之间。该谐振时钟电路的时钟信号被该磁性层利用。通过将该磁性层设置在该谐振时钟电路的一部分和该电感器之间，与现有技术相比，可以节省面积，同时提供屏蔽以避免来自外部组件的不良影响，例如EMI。

此外，在涉及上述方面的实施方式中，所述磁性材料包括另一电感器，并且所述另一电感器的本征电容用于存储。以此方式，可以实现其他特征/能力(即，存储)。

此外，在与上述方面有关的实施方式中，所述谐振时钟电路的所述时钟信号可以被所述磁性层利用，以减小所述谐振时钟电路元件的寄生电容的影响。这样，整体电路性能得以改善。

另外，在与上述方面有关的实施方式中，所述谐振时钟电路的所述时钟信号被磁性层利用以减小所述谐振时钟电路元件的固有电容的影响。这样，整体电路性能得以改善。

根据本发明的另一方面，提供了一种方法。该方法包括在电感器和半导体器件中的谐振时钟电路的谐振时钟电路元件的一部分之间布置磁性层。谐振时钟电路的时钟信号被磁性层利用。与前述半导体器件类似，通过将磁性层设置在谐振时钟电路的一部分与电感器之间，与现有技术相比，实现了面积节省，同时提供屏蔽以避免来自外部组件的不良影响，例如EMI。

根据本发明的又一方面，提供了一种半导体器件。该半导体器件包括具有谐振时钟电路元件的谐振时钟电路。该半导体器件还包括设置在所述谐振时钟电路的一部分上方的由磁性材料形成的磁性层。该谐振时钟电路的时钟信号被所述磁性层利用。通过使所述磁性层位于所述谐振时钟电路的一部分上方，与现有技术相比，实现了面积节省，同时提供了屏蔽以避免来自外部组件的不良影响，例如EMI。

根据本发明的又一方面，提供了一种半导体器件。该半导体器件包括具有谐振时钟电路元件的谐振时钟电路。该半导体器件还包括由磁性材料形成的磁性层，该磁性层设置在所述谐振时钟电路的一部分下方。所述谐振时钟电路的时钟信号被所述磁性层利用。通过使所述磁性层位于所述谐振时钟电路的一部分下方，与现有技术相比，可以节省面积，同时提供屏蔽以避免来自外部组件的不良影响，例如EMI。

根据本发明的另一方面，提供了一种方法。该方法包括在半导体器件中的谐振时钟电路的谐振时钟电路元件的一部分下方布置磁性层。所述谐振时钟电路的时钟信号被所述磁性层利用。与前述半导体器件类似，通过使所述磁性层位于所述谐振时钟电路的一部分之下，与现有技术相比，实现了面积节省，同时提供了屏蔽以避免来自外部组件的不良影响，例如EMI。

这些和其他特征和优点将从其说明性实施例的以下详细描述中变得显而易见，该详细描述将结合附图进行阅读。

附图说明