[发明专利]垂直晶体管自对准触点工艺形成的嵌入式底部金属触点有效
| 申请号： | 201880032182.7 | 申请日： | 2018-04-19 |
| 公开（公告）号： | CN110678986B | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 刘作光;范淑贞;吴恒;山下典洪 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 边海梅 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 垂直 晶体 管自 对准 触点 工艺 形成 嵌入式 底部 金属 | ||
1.一种形成半导体器件的方法，该方法包括：
在衬底的掺杂区域上形成半导体鳍片；
在所述半导体鳍片的用作沟道区域的一部分的侧表面上形成导电栅极；
在所述掺杂区域和所述导电栅极之间形成底部间隔物；
使一部分所述掺杂区域凹陷；以及
在所述掺杂区域的凹陷部分上形成嵌入式触点，所述嵌入式触点的上表面低于所述底部间隔物的下表面；
其中所述嵌入式触点的导电率高于所述掺杂区域的导电率；并且
其中所述嵌入式触点围绕所述半导体鳍片的三个侧面缠绕。
2.如权利要求1所述的方法，还包括在所述导电栅极和所述底部隔离物上方形成顶部隔离物。
3.如权利要求1所述的方法，还包括在所述半导体鳍片的表面上形成导电触点。
4.如权利要求1所述的方法，还包括在所述嵌入式触点的表面上形成导电触点。
5.如权利要求1所述的方法，其中所述嵌入式触点包括金属。
6.如权利要求1所述的方法，其中所述嵌入式触点包括钛。
7.如权利要求1所述的方法，其中形成所述嵌入式触点包括在所述掺杂区域的所述凹陷部分上方和所述导电栅极的侧壁上方共形地沉积导电材料。
8.如权利要求7所述的方法，其中形成所述嵌入式触点还包括去除沉积在所述导电栅极的侧壁上的所述嵌入式触点的所述部分。
9.如权利要求1所述的方法，其中所述掺杂区域的所述凹陷部分凹陷约10至约15nm。
10.一种用于形成半导体器件的方法，所述方法包括：
在衬底的掺杂区域上形成半导体鳍片；
在所述半导体鳍片的用作沟道区域的一部分的侧表面上形成导电栅极；
在所述掺杂区域和所述导电栅极之间形成底部间隔物；
使与所述半导体鳍片相邻的所述掺杂区域的一部分凹陷；
在所述掺杂区域的凹陷部分上形成导电轨道，所述导电轨道的上表面低于所述底部间隔物的下表面；
在所述导电轨道和所述导电栅极之间形成介电层；
在所述导电轨道的表面上形成第一导电触点；以及
在所述半导体鳍片的表面上形成第二导电触点；
其中所述导电轨道的导电率高于所述掺杂区域的导电率；并且
其中所述导电轨道围绕所述半导体鳍片的三个侧面缠绕。
11.如权利要求10所述的方法，其中所述导电轨道包括金属。
12.如权利要求11所述的方法，其中形成所述导电轨道包括在所述掺杂区域的所述凹陷部分上方和所述导电栅极的侧壁上方沉积所述金属。
13.如权利要求12所述的方法，其中形成所述导电轨道还包括去除沉积在所述导电栅极的侧壁上的所述导电轨道的所述部分。
14.如权利要求10所述的方法，其中所述导电轨道包括约7至约12nm的厚度。
15.一种半导体器件，包括：
衬底的掺杂区域上的半导体鳍片；以及
在所述半导体鳍片的用作沟道区域的一部分的侧表面上形成的导电栅极；
所述导电栅极和所述掺杂区域之间的底部间隔物；
沿着所述半导体鳍片的三个侧面的、形成在所述掺杂区域的凹陷部分上的嵌入式底部触点，所述嵌入式底部触点的上表面低于所述底部间隔物的下表面；
其中所述嵌入式底部触点的导电率高于所述掺杂区域的导电率。
16.如权利要求15所述的半导体器件，其中所述嵌入式底部触点包括约7至约12nm的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880032182.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于显示器的堆叠和具有其的显示设备
- 下一篇：半导体装置及制造方法
- 同类专利
- 专利分类
