[发明专利]三维存储器结构及其制造方法

说明书

提供了一种三维(3D)存储器结构及其制造方法。该方法包括以下步骤。在衬底的第一区域上形成3D存储器单元。在衬底的第一区域和第二区域上形成第一绝缘层。对第一绝缘层执行第一平坦化工艺。在第一平坦化工艺之后，第一区域上的第一绝缘层的顶面和第二区域上的第一绝缘层的顶面是共面的。在第一平坦化工艺之后，在第二区域上形成外围电路。可以避免形成3D存储器单元的过程对外围电路的影响。因此可以增强3D存储器结构的制造产量、电性能和可靠性。

相关申请的交叉引用

本申请要求享有于2017年11月23日提交的中国专利申请No.201711185087.4的优先权，其全部内容通过引用的方式合并于此。

技术领域

本公开内容涉及一种三维(3D)存储器结构及其制造方法，具体而言，涉及一种包括3D存储器单元和外围电路的3D存储器结构及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储器单元的存储密度接近上限。

3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制信号进出存储器阵列的外围设备。请参考图1。图1是示出传统3D存储器结构的示意图。如图1所示，3D存储器单元930和外围电路920设置在衬底910上。3D存储器单元930的结构与外围电路920的结构不同，并且它们必须分开制造。通常，在形成3D存储器单元930的步骤之前，在衬底910上形成外围电路920。然而，存在由该工艺顺序引起的一些问题。例如，当形成3D存储器单元930需要热处理和/或热加工时，外围电路920的电性能将受到热处理和/或热加工的影响，并且制造产量可能相应地降低。另外，在用于形成3D存储器单元930的过程中使用的诸如氢或其他等离子体和/或气体的材料可以扩散到外围电路920中，并且可以相应地影响3D存储器结构的可靠性。另外，当外围电路920的底部和3D存储器单元930的底部基本上设置在衬底910上方的相同水平面时，外围电路920的底部与3D存储器单元930的底部之间的高度差由于结构和工艺差异将是相当大的，并且由于一些接触孔的纵横比太高，因此形成互连结构将更加困难。

发明内容

在本公开内容中提供了一种三维(3D)存储器结构及其制造方法。在衬底上形成3D存储器单元之后，在衬底上形成外围电路，在衬底和3D存储器单元上形成第一绝缘层，并平坦化第一绝缘层。因此，可以避免形成3D存储器单元的过程对外围电路的影响，例如过程中使用的热处理、等离子体和/或气体的影响。因此可以提高3D存储器结构的制造产量、电性能和可靠性。

根据本公开内容的实施例，提供了一种3D存储器结构的制造方法。制造方法包括以下步骤。提供衬底，并且在衬底上限定第一区域和第二区域。在衬底的第一区域上形成3D存储器单元。在形成3D存储器单元之后，在衬底上形成第一绝缘层。在衬底的第一区域和第二区域上形成第一绝缘层。对第一绝缘层执行第一平坦化工艺。在第一平坦化工艺之后，第一区域上的第一绝缘层的顶面和第二区域上的第一绝缘层的顶面是共面的。在第一平坦化工艺之后，在第二区域上形成外围电路。

在一些实施例中，在第二区域上形成外围电路的步骤包括在第二区域上方的第一绝缘层上形成半导体层，其中，在半导体层上形成外围电路。

在一些实施例中，在第二区域上形成外围电路的步骤还包括在第二区域上方的第一绝缘层中形成凹槽，其中，在凹槽中形成半导体层。

在一些实施例中，在第二区域上形成外围电路的步骤还包括在形成半导体层之前在凹槽中形成绝缘膜，其中，在凹槽中的绝缘膜上形成半导体层。

在一些实施例中，第二区域上方的半导体层的顶面高于第一区域上方的第一绝缘层的顶面或与第一绝缘层的顶面共面。