[发明专利]三维存储装置的阵列共源极结构以及其形成方法

权利要求书

1.一种形成三维(3D)存储装置的方法，包括：

于基底上形成交替导体/绝缘体叠层；

形成缝隙垂直地贯穿所述交替导体/绝缘体叠层；

于所述缝隙的侧壁上形成隔离层；

形成第一导电层覆盖所述隔离层；

对所述第一导电层进行等离子体处理，并于所述等离子体处理之后进行第一掺杂工艺；

形成第二导电层覆盖所述第一导电层并填入所述缝隙；

对所述第二导电层进行第二掺杂工艺，并于所述第二掺杂工艺之后进行快速热结晶工艺；

移除所述第一导电层与所述第二导电层的上部，以于所述缝隙中形成凹陷；以及

于所述凹陷中形成第三导电层。

2.如权利要求1所述的方法，其中，形成所述交替导体/绝缘体叠层包括：形成在垂直方向叠层的至少32个导体/绝缘体层对，其中，每个导体/绝缘体层对包括导体层以及绝缘体层。

3.如权利要求1所述的方法，形成所述交替导体/绝缘体叠层包括：形成在垂直方向叠层的至少32个导体/绝缘体层对，其中，每个导体/绝缘体层对包括钨层以及二氧化硅层。

4.如权利要求1所述的方法，还包括：

形成具有沟道结构的阵列，每个所述沟道结构垂直地贯穿所述交替导体/绝缘体叠层；以及

形成多个缝隙沿水平方向延伸且彼此平行，用以将具有所述沟道结构的所述阵列分隔成多个子集。

5.如权利要求4所述的方法，其中，形成具有所述沟道结构的所述阵列包括：

形成具有多个沟道孔的阵列，每个所述沟道孔垂直地贯穿所述交替导体/绝缘体叠层；

于每个沟道孔的底部形成外延层；

于每个沟道孔的侧壁上形成功能层；

形成沟道层覆盖所述功能层的侧壁，所述沟道层接触每个沟道孔中的所述外延层；以及

形成填充结构覆盖所述沟道层的侧壁并填入每个沟道孔。

6.如权利要求1所述的方法，还包括：

于所述缝隙的底部形成掺杂区。

7.如权利要求1所述的方法，其中，形成所述第一导电层包括：

以低压化学气相沉积，LPCVD，工艺形成第一多晶硅层。

8.如权利要求7所述的方法，其中，形成所述第一导电层还包括：

以被氩气或氮气稀释的硅氧烷与氢气的混合物当作所述LPCVD工艺的前驱气体；以及

以批次式炉管当作所述LPCVD工艺的加热炉管，设定反应温度大约介于400摄氏度至800摄氏度之间，并设定腔室压力大约介于0.1托至1托之间。

9.如权利要求7所述的方法，其中，对所述第一导电层进行所述等离子体处理，并于所述等离子体处理之后进行所述第一掺杂工艺包括：

对所述第一多晶硅层进行NH₃等离子体处理；以及

以砷离子或硼离子对所述第一多晶硅层进行第一重掺杂工艺。

10.如权利要求9所述的方法，其中，对所述第一多晶硅层进行所述NH₃等离子体处理包括：

于温度大约介于300摄氏度至600摄氏度下进行等离子体增强化学气相沉积炉管工艺。

11.如权利要求7所述的方法，其中，形成所述第二导电层包括：

于对所述第一导电层进行所述掺杂工艺之后，以低压化学气相沉积(LPCVD)工艺形成第二多晶硅层以覆盖所述第一导电层且填入所述缝隙。

12.如权利要求11所述的方法，其中，对所述第二导电层进行所述第二掺杂工艺，并于所述第二掺杂工艺之后进行所述快速热结晶工艺包括：

以砷离子或硼离子对所述第二多晶硅层进行第二重掺杂工艺；以及

对被掺杂的所述第二导电层进行尖峰式退火工艺或快速退火工艺。