[实用新型]阵列基板以及显示面板有效
申请号: | 201822114682.5 | 申请日: | 2018-12-17 |
公开(公告)号: | CN209103795U | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | 杨艳娜 | 申请(专利权)人: | 惠科股份有限公司 |
主分类号: | G09G3/20 | 分类号: | G09G3/20;G09G3/3208;G09G3/36 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 李文渊 |
地址: | 518101 广东省深圳市宝安区石岩街道水田村民*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 走线单元 阵列基板 虚设 驱动区 主体区 显示面板 信号走线 传输电信号 接收电信号 不良问题 错开设置 方向垂直 间隔排列 间隔设置 相对设置 走线区 短接 多段 绝缘 申请 输出 | ||
本申请涉及一种阵列基板以及显示面板。阵列基板包括:驱动区,用于输出电信号;主体区,用于接收电信号;走线区,设有至少两个走线单元,走线单元包括绝缘相对设置的信号走线以及虚设线;信号走线连接驱动区与主体区,用于传输电信号;主体区至驱动区方向为第一方向,与第一方向垂直的方向为第二方向,同一走线单元的虚设线在第一方向上分为间隔设置的多段;至少两个走线单元在第二方向上间隔排列,至少两个相邻的走线单元的虚设线错开设置。本申请可有效改善虚设线短接造成的显示不良问题。
技术领域
本申请涉及显示技术领域,特别是涉及一种阵列基板以及显示面板。
背景技术
这里的陈述仅提供与本申请有关的背景信息,而不必然的构成现有技术。
随着科技的发展,显示技术越来越成熟,显示面板的质量也在逐步提高。显示面板通常包括显示区(active area,AA)以及显示区外围的外部引线结合区(out leadbondingarea,OLB)。AA区内的各子像素通过信号线(扫描线/数据线)与OLB区的驱动芯片电性相连。驱动芯片与信号线通过OLB区的信号走线相互连接。
AA区的子像素包括像素电极。像素电极包括一层铟锡氧化物半导体透明导电膜层(ITO薄膜层)。图形化形成各子像素的ITO薄膜层的工艺过程中,为了减小AA区的边缘区域与中央区域的湿法刻蚀差异,一般会在距离AA区一定距离处的信号走线之上做一层虚设ITO(dummy ITO)线。dummy ITO线与相应信号走线绝缘相对,因此二者之间具有电信号的耦合作用。相邻两条dummy ITO线短接会使得相应的相邻两条信号走线上的电压信号互相影响,进而严重影响显示屏的品质。
实用新型内容
基于此,有必要针对上述技术问题,提供一种能够改善虚设线短接造成的显示不良问题的阵列基板以及显示面板。
一种阵列基板,包括:
驱动区,用于输出电信号;
主体区,用于接收所述电信号;
走线区,设有至少两个走线单元,所述走线单元包括绝缘相对设置的信号走线以及虚设线;所述信号走线连接所述驱动区与所述主体区,用于传输所述电信号;
所述主体区至所述驱动区方向为第一方向,与所述第一方向垂直的方向为第二方向,同一所述走线单元的所述虚设线在第一方向上分为间隔设置的多段;
所述至少两个走线单元在所述第二方向上间隔排列,至少两个相邻的走线单元的所述虚设线错开设置。
在其中一个实施例中,至少两个所述走线单元形成一个走线组,所述走线区设有至少两个走线组,所述至少两个走线组在所述第二方向上间隔排列;
同一所述走线组内的各所述走线单元的所述虚设线对齐设置,相邻的两个走线组的所述虚设线错开设置。
在其中一个实施例中,各所述走线组内的所述走线单元的个数相同。
在其中一个实施例中,各段所述虚设线的长度小于等于500μm。
在其中一个实施例中,与所述第二方向垂直的一个面为参考平面,相邻的两个走线单元的所述虚设线在所述参考平面上的正投影相互分离。
在其中一个实施例中,与所述第二方向垂直的一个面为参考平面,相邻的两个走线单元的所述虚设线在所述参考平面上的正投影对接。
在其中一个实施例中,各所述走线单元中的所述信号走线的总长度相同。
在其中一个实施例中,各所述走线单元中的所述虚设线的总长度相同。
一种阵列基板,包括:
驱动区,用于输出电信号;
主体区,用于接收所述电信号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司,未经惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201822114682.5/2.html,转载请声明来源钻瓜专利网。