[实用新型]存储设备

说明书

本公开涉及存储设备，具体涉及低压主从触发器，更具体地涉及一种主从触发器存储电路，其在主锁存的输入处具有部分传送门晶体管。部分传送门晶体管包括上拉时钟使能晶体管，用于选择性地将测试开关的高输出耦合至主锁存器的输入。主锁存器的输入还直接耦合至部分传送门周围的测试开关的低输出。此外，提供了一种修改的电路布局，其中主锁存器具有三个反相器。第一反相器耦合至主锁存器的输入。第二和第三反相器耦合至第一反相器的输出，第二反相器具有耦合至第一反相器的输入的输出，并且第三反相器具有耦合至主锁存器的输出的输出。第一和第二反相器是时钟使能的，并且第三反相器是复位使能的。

技术领域

本公开涉及一种存储设备，具体涉及主从触发器存储电路，并且具体地，涉及晶体管的布置以改善低压标称保持和可变性特性。

背景技术

存储设备是数字电路中的常见部件。一种类型的存储器是静态随机存取存储器(SRAM)。SRAM单元对每个存储单元使用锁存电路来保存数据值一段时间，而不使用刷新电路。单个D型锁存电路的输出在从经历转换的各种输入切换期间可能是不稳定的。因此，一种解决方案是将两个D型锁存器级联在一起。在这种配置中，第一D型锁存器第一次锁存期望的值，而第二D型锁存器继续输出先前存储的值。在第二次时，第一D型锁存器将先前接收的值输出至第二D型锁存器。这使得输入稳定，可能导致存储电路的总输出可变性较小。

包括存储电路的电路的功耗是切换速度的函数。功率等于电流乘以电压。随着切换速度的增加，更多的电流流过电路，功耗增加。随着功耗的增加，电路变得更容易受到由电路耗散功率而产生的热量引起的热故障的影响。热故障会导致不稳定的电信号行为、电路中出现杂散信号或者部件故障。为了试图防止操作期间的热故障，电路设计可以降低源电压。降低源电压的一个意想不到的结果是，随着晶体管的阈值电压接近电路的总源电压，晶体管行为会变得更加不稳定。

实用新型内容

本公开旨在不增加电路面积或动态功耗的情况下改善主从触发器存储电路中的低压标称保持和可变性的晶体管布局。

本公开旨在具有重新构造的晶体管布局的主从触发器存储电路，在不增加电路面积或动态功率要求的情况下改善低压标称保持和可变性特性。该电路通过将主锁存器的输入耦合至部分传送门周围的测试开关的低输出来减少标称保持临界路径中的晶体管数量。此外，第一反相器被耦合至主锁存器的输入，第二和第三反相器被耦合至第一反相器的输出。第二反相器的输出耦合至第一反相器的输入，并且第三反相器的输出耦合至主锁存器的输出。第一和第二反相器是时钟使能的，并且第三反相器是复位使能的，使得时钟信号和复位信号在主锁存器内不反相。

在一个方面，本公开提供了一种设备，包括：主从触发器存储电路，包括：主锁存器，包括：第一反相器，耦合至主锁存器的输入；第二反相器，具有耦合至第一反相器的输出的输入，并且具有耦合至主锁存器的输出的输出；和第三反相器，具有耦合至第二反相器的输出的输入，并且具有耦合至第二反相器的输入的输出；以及从锁存器，耦合至主锁存器。

在又一方面，本公开还提供了一种设备，包括：主从触发器，包括：主锁存器，包括：数据输入；时钟输入；高电压线；低电压线；第一晶体管，具有直接耦合至数据输入的栅极以及直接耦合至高电压线的第一端子；第二晶体管，具有直接耦合至数据输入的栅极、直接耦合至低电压线的第一端子以及耦合至第一晶体管的第二端子的第二端子；以及第三晶体管，具有直接耦合至时钟输入的栅极、直接耦合至数据输入的第一端子以及耦合至低电压线的第二端子。

附图说明

图1是主从触发器存储电路的高级框图。

图2是主从触发器存储电路的中间级框图。

图3是根据一个实施例的主从触发器存储电路的时序图。

图4A是根据一个实施例的主从触发器的前一半的示意图。

图4B是图4A的主从触发器的后一半的示意图。