[实用新型]多内核芯片结构

权利要求书

1.一种多内核芯片结构，所述芯片结构具有N个内核，其中N为大于等于2的正整数，其特征在于，每一个内核设置一个收发单元和一条用于向其他内核发送数据的数据总线；所述每一个内核通过所述收发单元与所述发送数据的数据总线连接，所述每一个内核通过所述收发单元与N-1条其他内核发送数据的数据总线连接。

2.根据权利要求1所述的芯片结构，其特征在于，所述收发单元包括N个管道节点PN，其中所述N个管道节点PN中的一个和所述发送数据的数据总线相连；剩余N-1个管道节点PN分别和所述N-1条其他内核发送数据的数据总线相连。

3.根据权利要求2所述的芯片结构，其特征在于，连接所述发送数据的数据总线的管道节点PN用于获得内核要发送的数据，根据数据目的地址通过所述发送数据的数据总线发送给目的内核的管道节点PN。

4.根据权利要求2所述的芯片结构，其特征在于，所述剩余N-1个管道节点PN用于根据所述其他内核发送数据的数据总线中传输的数据目的地址对数据进行转发或者获取操作；所述剩余N-1个管道节点PN将目的地址为本内核地址的数据进行获取并发送所述本内核。

5.根据权利要求1所述的芯片结构，其特征在于，所述每一个内核通过所述收发单元向所述发送数据的数据总线发送数据，所述每一个内核通过所述收发单元从所述N-1条其他内核发送数据的数据总线上获取数据。

6.根据权利要求2所述的芯片结构，其特征在于，所述收发单元还包括一个并行先入先出单元pfifo和一个总线管道BP；所述并行先入先出单元pfifo包括一个接收单元和多个输出单元；所述接收单元与内核相连，用于接收内核发送的数据，将接收到的数据发送给所述多个输出单元；所述多个输出单元将并行存储的数据按照时间顺序发送给所述总线管道BP；所述总线管道BP包括一个选择单元、汇聚单元以及N个管道节点PN；所述选择单元与所述多个输出单元相互连接，将从所述多个输出单元获得的数据选择一个管道节点PN，将数据发送给被选择的管道节点PN；所述管道节点PN用于从所述选择单元获得数据，根据数据目的地址通过所述发送数据的数据总线发送给目的内核的管道节点PN，还用于根据所述其他内核发送数据的数据总线中传输的数据目的地址进行转发或者获取操作，将目的地址为对应内核地址的数据发送给所述汇聚单元。

7.根据权利要求1所述的芯片结构，其特征在于，所述每一个内核通过选择单元来选择要发送数据的管道节点PN。

8.根据权利要求1至7任一项所述的芯片结构，其特征在于，所述每一个内核对应的所述数据总线采用“弓”字型布线结构，N条数据总线没有交叉点。

9.根据权利要求1至7任一项所述的芯片结构，其特征在于，所述每一个内核对应的所述数据总线采用“П”字型布线结构，N条数据总线没有交叉点。

10.根据权利要求1至7任一项所述的芯片结构，其特征在于，所述芯片结构中的多个所述内核对称分布。

11.根据权利要求1至7任一项所述的芯片结构，其特征在于，所述芯片结构中的多个所述内核是相同内核。

12.根据权利要求1至7任一项所述的芯片结构，其特征在于，所述芯片结构中的多个所述内核是不同内核。

13.一种多内核芯片结构，所述芯片结构具有N个内核，其中N为大于等于2的正整数，其特征在于，每一个内核设置一个收发单元和一条用于向其他内核发送数据的数据总线，在所述发送数据的数据总线上不传输其他内核发送的数据；所述收发单元包括N个管道节点PN，其中N个管道节点PN中的一个和所述发送数据的数据总线相连；剩余N-1个管道节点PN分别和其他内核发送数据的数据总线相连。