[实用新型]一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆

说明书

本实用新型公开了一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆，其中改进式静电夹盘吸附用衬底包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。本实用新型在低介电常数衬底表面生长高介电常数介质薄膜层形成一个改进式静电夹盘吸附用衬底，提高静电常数来增加静电吸附力，从而使工艺中E‑CHUCK静电夹盘更容易吸附带有该改进式静电夹盘吸附用衬底的半导体芯片。

技术领域

本实用新型涉及半导体制造工艺技术领域，尤其涉及一种改进式静电夹盘吸附用衬底与半导体芯片器件晶圆。

背景技术

半导体工艺机台随着器件性能的改进而进步。为达到高方向性的等离子化学反应蚀刻如背面穿孔，通常可以使用高真空、高等离子密度、可加偏压的机台，如ICP RIE。

刻蚀必须在低压进行，然而由于低压不利于转移热能，因此需要一个背面氦气冷却系统来转移晶圆上热能，所以同时也需要静电夹盘（E-Chuck）来防止背面的高压氮气将晶圆吹走。在通常情况下，静电夹盘可良好吸附高介电常数（> 6）的衬底，但对低介电常数（< 5 ）衬底的吸附能力则常不足而造成散热及膨胀翘曲导致工艺失败，甚至掉片的问题，进而严重影响工艺良品率。

当在进行碳化硅基或硅基氮化镓器件晶圆背面工艺时，由于需要研磨、减薄、光刻、通孔刻蚀等操作，通常需要先把氮化镓晶圆键合在衬底/载片上。为防止晶圆的翘曲影响背面工艺，使用的衬底/载片的热伸张系数需与碳化硅或硅接近。然而由于碳化硅的成本非常昂贵（通常六寸碳化硅的每片价格为人民币6到8万），因此可用便宜且热伸张系数接近的Pyrex玻璃（高硼硅玻璃）代替（通常六寸Pyrex玻璃的每片价格为人民币一到两百元）。如申请号为CN201710067063.2的发明专利公开了一种不易变形的碳化硅基芯片背面工艺，包括以下步骤：S1、在完成正面工艺的碳化硅基芯片正面旋涂或喷淋粘胶剂；S2、将碳化硅基芯片与高硼硅玻璃衬底或者将碳化硅基芯片与硅酸硼玻璃衬底进行键合；S3、对键合好的碳化硅基芯片完成后续背面工艺；S4、将完成后续背面工艺的碳化硅基芯片与高硼硅玻璃衬底或者碳化硅基芯片与硅酸硼玻璃衬底进行分离。即该发明专利公开了采用了与碳化硅或硅接近的热伸张系数的衬底/载片，即Pyrex玻璃或硅酸硼玻璃。

但由于Pyrex玻璃载片的介电常数低（<5），在上述专利的步骤S3中，当使用高真空ICP-RIE进行背面穿孔工艺时，纵然使用最高电压（8KV）还无法被静电夹盘吸附。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种改进式静电夹盘吸附用衬底与半导体芯片器件晶圆，解决在降低成本的基础上、因静电夹盘吸附不好造成的散热及膨胀翘曲导致后续工艺失败甚至掉片的问题，进而提高工艺良品率。

本实用新型的目的是通过以下技术方案来实现的：一种改进式静电夹盘吸附用衬底，其包括：

低介电常数衬底；

高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。

进一步地，所述的低介电常数衬底的介电常数小于5。

进一步地，所述的低介电常数衬底包括石英衬底、Pyrex玻璃衬底和金属衬底，在其中一个优选实施例中为Pyrex玻璃衬底。

进一步地，所述的高介电常数介质薄膜层的介电常数大于6，采用介电常数大于6的高介电常数介质薄膜层使得静电夹盘吸附效果更好。

进一步地，所述的高介电常数介质薄膜层包括Si₃N₄、Al₂O₃、AlN、BN，在其中一个优选实施例中为Si₃N₄。