[发明专利]半导体装置及半导体装置的制造方法

说明书

本发明提供一种半导体装置及半导体装置的制造方法。本发明在具有超结结构的半导体装置中，降低产生包围沟槽的壁的倒塌的风险，并且抑制伴随制造偏差的耐压变动。半导体装置包含第1导电型的漂移层、及埋入漂移层中的多个埋入部。多个埋入部分别具有与第1导电型不同的第2导电型，将第1方向作为长边方向，沿着与第1方向交叉的第2方向相互隔开间隙来配置。埋入部的各者的在第2方向上的宽度沿着第1方向连续地变化。

技术领域

本发明涉及一种半导体装置及半导体装置的制造方法。

背景技术

在高耐压电力金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)中，为了确保耐压，而将漂移层(drift layer)设为低浓度，并拉长空乏层来保持电压。因此，越是高耐压的元件，漂移层变得越厚，接通电阻变得越高。作为改善所述耐压与接通电阻之间的权衡关系的结构，已知有超结(superjunction)结构。超结结构是在纵型电力MOSFET的漂移层内交替地配置有P型区域(P型柱)与N型区域(N型柱)的结构。

在之前结构的电力MOSFET中，当反向偏压时空乏层在漂移层内朝纵向伸长，相对于此，在超结结构中，空乏层从由周期性地配置的P型柱及N型柱所形成的PN接合朝横向伸长。由此，即便提高作为电流通道的漂移层的浓度，空乏化也得到促进，因此可使高耐压与低接通电阻并存。

例如，在专利文献1中记载有一种半导体装置，其具有形成在半导体基板的主表面侧、且使将一个方向作为长边方向的多个沟槽形成为条纹状的第1导电型的漂移层，及埋入沟槽内的第2导电型区域，由漂移层中的残存在沟槽之间的部分所形成的第1导电型区域与第2导电型区域交替地重复排列，由此形成超结结构。在此半导体装置中，将沟槽设为在长边方向上分成多个部位，且所述多个部位在相对于沟槽的长边方向垂直的方向上错开的结构。

另一方面，在专利文献2中记载有一种超结结构的半导体装置，其具有杂质量的平衡偏向富有N型杂质的第1柱层、及杂质量的平衡偏向富有P型杂质的第2柱层。如此，记载有通过事先打乱深度方向上的杂质量的平衡，可消除由形状加工偏差或杂质浓度偏差所产生的杂质量的剩余量的意思。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2011-243696号公报

[专利文献2]日本专利特开2009-147234号公报

发明内容

[发明所要解决的问题]

具有超结结构的电力MOSFET例如如以下般形成。即，在电力MOSFET的单元部中，以固定的周期在N型的磊晶层上形成条纹状的沟槽，并将P型半导体埋入沟槽内，由此形成超结结构。沟槽以从单元部的一端至与一端相向的另一端为止呈一直线地伸长的形状形成，从单元部的一端朝向另一端的长边方向的长度远比宽度方向的长度长。因此，存在包围沟槽的壁倒塌的情况。

另外，在超结结构中，为了在N型柱中扩大空乏层来获得最大的耐压，必须使P型柱的杂质量与N型区域的杂质量相等。此处，P型柱中的杂质量相当于P型柱的杂质浓度与P型柱的体积的积，N型柱中的杂质量相当于N型柱的杂质浓度与N型柱的体积的积。但是，在实际的制造步骤中，存在因制造偏差而导致在P型柱及N型柱中，体积及杂质浓度偏离目标值的情况，其结果，存在P型柱的杂质量与N型柱的杂质量变得不相等，而无法获得所期望的耐压的情况。另外，存在伴随制造偏差的耐压变动变得极大的担忧。