[发明专利]嵌入式存储器的单元边界结构、集成电路及其形成方法

说明书

本申请的各种实施例涉及具有边界侧壁间隔件的嵌入式存储器边界结构及相关形成方法。在一些实施例中，在半导体衬底中形成隔离结构以将存储区与逻辑区分离。在所述存储区上形成存储单元结构，并在所述隔离结构上形成伪结构。形成覆盖所述伪结构的边界侧壁间隔件。保护介质层形成在所述边界侧壁间隔件的顶面上。所述边界侧壁间隔件和所述保护介质层提供平滑的边界侧壁以在所述逻辑器件结构的形成期间不会经受损坏，因此，在使用HKMG技术形成所述逻辑器件结构期间不会吸收高k蚀刻残余物。本发明的实施例还提供了集成电路及其形成方法。

技术领域

本发明一般地涉及半导体器件，更具体地，涉及集成电路及其操作方法。

背景技术

在过去的几十年中，集成电路(IC)制造业经历了指数式增长。随着IC的发展，功能密度(即，每个芯片面积的互连器件的数量)通常会增加，而几何尺寸(即，可以产生的最小部件(或线))减小。IC发展的一些进步包括嵌入式存储器技术和高k金属栅极(HKMG)技术。嵌入式存储器技术是存储器器件与逻辑器件在同一半导体芯片上的集成，使得存储器器件支持逻辑器件的操作。高k金属栅极(HKMG)技术是使用金属栅电极和高K栅极电介质层制造半导体器件。

发明内容

根据本发明的一方面，提供了一种用于形成集成电路(IC)的方法，所述方法包括：提供包括逻辑区和存储区的半导体衬底；在所述逻辑区上形成下焊盘层和上焊盘层；在所述逻辑区和所述存储区之间形成伪结构，并限定所述伪结构的面向所述逻辑区的伪侧壁；形成边界侧壁间隔件以覆盖所述伪结构，并至少部分地限定所述边界侧壁间隔件的面向所述逻辑区的边界侧壁；在所述边界侧壁间隔件的顶面上形成保护介质层；去除逻辑区中的所述下焊盘层和所述上焊盘层，其中，同时去除所述保护介质层；以及在所述逻辑区上形成逻辑器件结构。

根据本发明的另一方面，提供了一种集成电路(IC)，所述集成电路包括：隔离结构，设置在半导体衬底内并分离所述半导体衬底的逻辑区和存储区，所述隔离结构包括介电材料；存储单元，设置在所述存储区中；伪控制栅极结构，设置在所述隔离结构上，其中，所述伪控制栅极结构限定面向所述逻辑区并包括多种不同材料的伪侧壁；边界侧壁间隔件，沿着所述伪控制栅极结构的所述伪侧壁设置在所述隔离结构上，其中，所述边界侧壁间隔件和所述隔离结构的最上部共同限定边界侧壁，其中，所述边界侧壁面向所述逻辑区并朝向所述逻辑区连续向下倾斜；和逻辑器件，形成在所述逻辑区上。

根据本发明的又一方面，提供了一种用于形成集成电路(IC)的方法，所述方法包括：提供包括逻辑区和存储区的半导体衬底；在所述半导体衬底中形成隔离结构，所述隔离结构分隔所述逻辑区和存储区；在所述隔离结构上形成伪结构，并限定面向所述逻辑区的所述伪结构的伪侧壁；形成覆盖所述伪结构的边界侧壁间隔件，并至少部分地限定面向所述逻辑区的所述边界侧壁间隔件的边界侧壁；在所述边界侧壁间隔件的顶面上形成保护介质层；去除所述保护介质层；以及在所述逻辑区上形成逻辑器件结构。

附图说明

结合附图进行阅读时，可通过以下详细描述更好地理解本发明的各方面。值得注意的是，依照工业中的标准实践，许多部件并非按比例绘制。实际上，为了清楚的讨论，各部件的尺寸可以被任意增加或减少。

图1和图2说明集成电路(IC)的一些实施例的截面图，其中，该集成电路包括具有边界侧壁间隔件的嵌入式存储器边界结构。

图3说明图1的IC的另外一些实施例的截面图。

图4至图22说明用于形成IC的方法的一系列截面图，其中，该IC包括具有边界侧壁间隔件的嵌入式存储器边界结构。

图23说明图4至图22的方法的一些实施例的流程图。

具体实施方式