[发明专利]一种半导体器件结构的制造方法以及半导体器件结构

说明书

本发明揭示一种半导体器件结构的制造方法以及半导体器件结构。所述半导体器件结构的制造方法至少包括：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。

技术领域

本发明涉及半导体领域，特别涉及一种半导体器件结构的制造方法以及使用该制造方法形成的半导体器件结构。

背景技术

传统CMOS工艺虽然可以同时实现NMOS管和PMOS管，但是由于硅衬底的空穴的迁移率低于电子迁移率，因此，NMOS管的性能会优于PMOS管，造成半导体器件的性能不佳。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种半导体器件结构的制造方法以及使用该制造方法形成的半导体器件结构，该半导体器件结构的制造方法可以在CMOS工艺中同时实现NMOS管和PMOS管，并且提高PMOS管的性能。

根据本发明的一个方面提供一种半导体器件结构的制造方法，所述半导体器件结构的制造方法至少包括：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。

可选地，在所述形成第一晶体管的步骤中还包括：对一衬底图形化、形成所述基底以及所述第一鳍部；在所述基底和所述第一鳍部上形成第一栅介质，所述第一栅介质至少包括：第一介质层，形成于所述基底上；第二介质层，由所述第一介质层向远离所述第一介质层的方向延伸，且位于所述第一鳍部的外侧；在所述第一介质层上形成所述第一栅电极，所述第一栅电极覆盖所述第一鳍部以及第二介质层；在所述基底的一侧形成第二隔离介质，所述第二隔离介质覆盖所述第一介质层和所述第一栅电极；对所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化，使所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质在所述第一鳍部的延伸方向上齐平。

可选地，所述对一衬底图形化、形成所述基底以及所述第一鳍部包括：在所述衬底上形成阻挡层，所述阻挡层与所述第一鳍部的位置相对应；在所述阻挡层的阻挡下图形化、形成所述第一鳍部。

可选地，通过所述形成第一栅电极的步骤，所述第一栅电极覆盖所述阻挡层。

可选地，通过所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化的步骤，所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质的远离所述基底的一侧表面位于所述阻挡层下方。

可选地，通过所述形成第一隔离介质的步骤，所述第一隔离介质覆盖所述第一鳍部、第二介质层、第一栅电极、第二隔离介质以及阻挡层。

可选地，在所述形成第二晶体管的步骤中还包括：在所述开口部内形成第二鳍部，所述第二鳍部由所述开口部向远离所述第一鳍部的方向延伸；在所述第一隔离介质上形成第二栅介质，所述第二栅介质覆盖所述第二鳍部；在所述第一隔离介质上形成第二栅电极，所述第二栅电极覆盖所述第二栅介质。

可选地，在所述形成第二晶体管的步骤完成后，还包括：将第一栅电极和第二栅电极分别引出。