[发明专利]存储器件及包括该存储器件的存储模块

权利要求书

1.一种存储器件，所述存储器件包括：

存储单元阵列；

第一数据输入/输出引脚，通过所述第一数据输入/输出引脚输入或输出第一信号，其中所述第一信号包括要写入所述存储单元阵列或从所述存储单元阵列输出的多个第一位；

第二数据输入/输出引脚，通过所述第二数据输入/输出引脚输入或输出第二信号，其中所述第二信号包括要写入所述存储单元阵列或从所述存储单元阵列输出的多个第二位；

第一接收器，所述第一接收器被配置为通过所述第一数据输入/输出引脚来接收用于所述第一信号的第一操作码；

第二接收器，所述第二接收器被配置为通过所述第二数据输入/输出引脚来接收用于所述第二信号的第二操作码；

第一模式寄存器，所述第一模式寄存器被配置为存储所述第一操作码；以及

第二模式寄存器，所述第二模式寄存器被配置为存储所述第二操作码。

2.根据权利要求1所述的存储器件，其中，所述第一接收器进一步被配置为基于存储在所述第一模式寄存器中的所述第一操作码来接收所述第一信号，以及

其中，所述第二接收器进一步被配置为基于存储在所述第二模式寄存器中的所述第二操作码来接收所述第二信号。

3.根据权利要求2所述的存储器件，还包括：

第一判决反馈均衡器，所述第一判决反馈均衡器被配置为通过使用所述第一操作码来生成第一参考信号，并将所述第一参考信号提供给所述第一接收器；以及

第二判决反馈均衡器，所述第二判决反馈均衡器被配置为通过使用所述第二操作码来生成第二参考信号，并将所述第二参考信号提供给所述第二接收器，

其中，所述第一接收器还被配置为将所述第一信号与所述第一参考信号进行比较，以及

其中，所述第二接收器还被配置为将所述第二信号与所述第二参考信号进行比较。

4.根据权利要求1所述的存储器件，还包括：

命令引脚，所述命令引脚用于在所述第一操作码被发送到所述第一数据输入/输出引脚和所述第二操作码被发送到所述第二数据输入/输出引脚之前，接收模式寄存器更新命令。

5.根据权利要求4所述的存储器件，其中，在所有所述第一操作码被发送到所述第一数据输入/输出引脚以及所有所述第二操作码被发送到所述第二数据输入/输出引脚的第一时间点之后的第二时间点，所述命令引脚还接收用于将所述第一操作码存储在所述第一模式寄存器中以及将所述第二操作码存储在所述第二模式寄存器中的模式寄存器写入命令。

6.根据权利要求5所述的存储器件，其中所述模式寄存器更新命令和所述模式寄存器写入命令与时钟信号同步，并且

其中，所述第一时间点与所述第二时间点之间的间隔基于所述时钟信号的周期或基于延迟时间。

7.根据权利要求4所述的存储器件，还包括：

第一解串器，所述第一解串器被配置为对所述第一操作码进行解串化；以及

第二解串器，所述第二解串器被配置为对所述第二操作码进行解串化。

8.根据权利要求7所述的存储器件，其中所述命令引脚还接收用于存储所述多个第一位和所述多个第二位的写入命令，

其中，所述第一解串器还被配置为对所述多个第一位进行解串化，以及

其中，所述第二解串器还被配置为对所述多个第二位进行解串化。

9.根据权利要求8所述的存储器件，还包括：

第一解复用器，所述第一解复用器被配置为：

响应于所述模式寄存器更新命令，将由所述第一解串器解串化后的所述第一操作码发送到所述第一模式寄存器，或者

响应于所述写入命令，将由所述第一解串器解串化后的所述多个第一位发送到所述存储单元阵列。