[发明专利]半导体器件

说明书

一种半导体器件包括：衬底；衬底上的栅电极；栅电极的侧壁上的栅极间隔物；穿透栅电极和栅极间隔物的有源图案；以及外延图案，与有源图案和栅极间隔物接触。栅电极在第一方向上延伸。栅极间隔物包括半导体材料层。有源图案在与第一方向交叉的第二方向上延伸。

相关申请的交叉引用

本申请要求于2017年12月27日向韩国知识产权局提交的韩国专利申请No.10-2017-0180511的优先权，其公开内容通过引用整体并入本文。

技术领域

本公开的示例实施例涉及一种半导体器件及其制造方法，更具体地，涉及一种具有栅极全围绕(all around)结构的半导体器件及其制造方法。

背景技术

为了增加集成电路器件的集成度，已经提出了多栅晶体管，其包括衬底上的鳍片状或纳米线状的硅主体以及硅主体上的栅极。

由于多栅晶体管可以利用三维沟道，因此可以缩小。此外，可以在不增加多栅晶体管的栅长的情况下提高多栅晶体管的电流控制能力。在多栅晶体管中可以有效地减小和/或抑制短沟道效应(SCE)，在短沟道效应中，沟道区的电位受漏极电压的影响。

发明内容

根据本发明构思的示例实施例，一种半导体器件可以包括：衬底；衬底上的栅电极；栅电极的侧壁上的栅极间隔物；穿透栅电极和栅极间隔物的有源图案；以及外延图案，与有源图案和栅极间隔物接触。栅电极可以在第一方向上延伸。栅极间隔物可以包括半导体材料层。有源图案可以在与第一方向交叉的第二方向上延伸。

根据本发明构思的示例实施例，一种半导体器件可以包括：衬底；衬底上的第一有源图案；围绕第一有源图案的栅电极；栅电极的侧壁上的内间隔物；以及外延图案，与第一有源图案和内间隔物接触。内间隔物可以在第一有源图案与衬底之间，并且包括半导体材料。

根据本发明构思的示例实施例，一种半导体器件可以包括：衬底，包括第一区域和第二区域；第一区域上的第一栅电极；第一栅电极的侧壁上的第一栅极间隔物；穿透第一栅电极和第一栅极间隔物的第一有源图案；第一栅极间隔物的侧壁上的第一外延图案；第二区域上的第二栅电极；以及第二栅电极的侧壁上的第二外延图案。第一栅电极可以在第一方向上延伸。第一栅极间隔物可以包括第一半导体材料。第一有源图案可以在与第一方向交叉的第二方向上延伸。第二栅电极在第三方向上延伸。第二有源图案可以在与第三方向交叉的第四方向上延伸。

根据本发明构思的示例实施例，一种制造半导体器件的方法可以包括：形成鳍片结构，该鳍片结构包括交替地堆叠在衬底上的至少一个牺牲图案和至少一个有源图案；选择性地使至少一个牺牲图案的侧壁凹陷；沿着至少一个有源图案的侧壁和至少一个牺牲图案的凹陷侧壁形成内间隔层；通过去除内间隔层在至少一个有源图案的侧壁上的部分来形成至少一个牺牲图案的凹陷侧壁上的内间隔物；以及形成与内间隔物和至少一个有源图案接触的外延图案。

附图说明

图1是根据示例实施例的半导体器件的透视图。

图2是沿着图1的线A-A’截取的截面图。

图3a和图3b是图2的部分R1的放大图。

图4是沿着图1的线B-B’截取的截面图。

图5是根据示例实施例的半导体器件的截面图。

图6是根据示例实施例的半导体器件的截面图。

图7是图6的部分R2的放大图。

图8是根据示例实施例的半导体器件的截面图。

图9是根据示例实施例的半导体器件的透视图。

图10是沿着图9的线C-C’和线D-D’截取的截面图。

图11是根据示例实施例的半导体器件的透视图。