[发明专利]一种LVDS接口电路

说明书

本发明公开了一种LVDS接口电路，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO。本发明实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射。

技术领域

本发明涉及LVDS接口电路。

背景技术

LVDS(Low Voltage Differential Signaling)是一种低压差分信号技术接口。在LVDS接口电路中，因为信号传输的速度越高，电缆越长，信号完整性问题成为需要解决的重要问题。如图2所示，传统结构的高速LVDS接口电路中，上下分别为信号BiasP、BiasN控制的恒流源E、F，中间为信号DIN、DINB控制的开关对ABCD，AB/CD交替打开，产生差分信号对PADP/PADN，AB打开时，从输出端PADP看进去输出阻抗为AE串联而成，恒流源E被BiasP控制在饱和区，为高阻。同理，从输出端PADN看进去的输出阻抗也为高阻，与线缆50欧姆特征阻抗不匹配，反射严重。

发明内容

本发明的目的在于提供一种LVDS接口电路，实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射。

实现上述目的的技术方案是：

一种LVDS接口电路，包括第一PMOS管(P型金属氧化物半导体场效应管)、第二PMOS管、第一NMOS管(N型金属氧化物半导体场效应管)和第二NMOS管，其中，

所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；

所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；

所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；

所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；

所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；

所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO；

所述第一PMOS管的漏极和所述第一NMOS管的漏极相接，形成输出端PADP；

所述第二PMOS管的漏极和所述第二NMOS管的漏极相接，形成输出端PADN。

优选的，所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通电源VDDIO或者地VSSIO时，关闭；

所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通控制信号BiasP或控制信号BiasN时，打开。

优选的，控制信号BiasP经由两个传输门由电源VDDIO信号和BiasP_pre信号叠加而成；

控制信号BiasN经由两个传输门由电源VDDIO信号和BiasN_pre信号叠加而成。

优选的，接收电源VDDIO信号的传输门的控制信号为cntlA，cntlA在输出端PADP的下降沿或输出端PADN的上升沿时为1，此时输出端PADP的下降沿或输出端PADN的上升沿上产生50欧姆阻抗。

优选的，BiasP_pre信号或BiasN_pre信号为3.5ma。