[发明专利]一种LVDS接口电路在审
| 申请号： | 201811388791.4 | 申请日： | 2018-11-21 |
| 公开（公告）号： | CN109450435A | 公开（公告）日： | 2019-03-08 |
| 发明（设计）人： | 孔亮;刘亚东;庄志青 | 申请（专利权）人： | 灿芯半导体（上海）有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185;H03K19/094 |
| 代理公司： | 上海湾谷知识产权代理事务所(普通合伙) 31289 | 代理人： | 李晓星 |
| 地址： | 201203 上海市浦东新区自由*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 接收控制信号 开关连接电源 传输线 开关连接 源极接地 阻抗匹配 下降沿 减小 源极 阻抗 反射 电源 | ||
1.一种LVDS接口电路，其特征在于，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，
所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；
所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；
所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；
所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；
所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；
所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO；
所述第一PMOS管的漏极和所述第一NMOS管的漏极相接，形成输出端PADP；
所述第二PMOS管的漏极和所述第二NMOS管的漏极相接，形成输出端PADN。
2.根据权利要求1所述的LVDS接口电路，其特征在于，所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通电源VDDIO或者地VSSIO时，关闭；
所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通控制信号BiasP或控制信号BiasN时，打开。
3.根据权利要求1所述的LVDS接口电路，其特征在于，控制信号BiasP经由两个传输门由电源VDDIO信号和BiasP_pre信号叠加而成；
控制信号BiasN经由两个传输门由电源VDDIO信号和BiasN_pre信号叠加而成。
4.根据权利要求3所述的LVDS接口电路，其特征在于，接收电源VDDIO信号的传输门的控制信号为cntlA，cntlA在输出端PADP的下降沿或输出端PADN的上升沿时为1，此时输出端PADP的下降沿或输出端PADN的上升沿上产生50欧姆阻抗。
5.根据权利要求3所述的LVDS接口电路，其特征在于，BiasP_pre信号或BiasN_pre信号为3.5ma。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于灿芯半导体（上海）有限公司，未经灿芯半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811388791.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种双通道模拟选择电路
- 下一篇：一种信号传输管的驱动电路和电平转换电路
