[发明专利]半导体结构的制造方法

说明书

本揭露涉及一种半导体结构的制造方法，其包括以下操作。在导电层上方形成牺牲层，其中所述牺牲层包括第一导电部分上方的第一牺牲部分以及第二导电部分上方的第二牺牲部分，且所述第一牺牲部分的第一厚度大于所述第二牺牲部分的第二厚度。去除所述牺牲层的所述第一牺牲部分和所述第二牺牲部分，以及导电层的所述第二导电部分，其中所述第一导电部分的至少一部分保持在沟槽的底部上方。

技术领域

本揭露是有关一种半导体结构的制造方法。

背景技术

晶体管典型地包括用于形成源极区和漏极区的半导体区。金属导电通孔与半导体区 之间的接触电阻较高。因此，金属硅化物形成于例如硅区、锗区、硅锗区的半导体区的表面上以减小接触电阻。导电通孔形成为与硅化物区接触，且导电通孔与硅化物区之间 的接触电阻较低。

典型的硅化工艺包括在半导体区的表面上形成金属层，以及接着执行退火，以使得 金属层与半导体区反应以形成硅化物区。在反应之后，金属层的上部部分可能保持为未反应的。接着执行回蚀操作，以去除金属层的未反应部分。然而，一般回蚀操作可能诱 导金属层的轮廓扭接，且轮廓扭接可能使接触插塞临界尺寸窗收缩。另一方面，重型蚀 刻操作可能导致底部硅化物层受损。

发明内容

本揭露的一实施例涉及一种半导体结构的制造方法，所述方法包含：在半导体衬底 上方形成介电层；在所述介电层中形成沟槽，其中所述沟槽包括暴露所述半导体衬底的一部分的底部，以及侧壁；在所述沟槽中形成衬垫导电层，其中所述衬垫导电层包含所 述沟槽的所述底部上方的第一导电部分，以及所述沟槽的所述侧壁上方的第二导电部 分；在所述衬垫导电层上方形成衬垫牺牲层，其中所述衬垫牺牲层包含所述第一导电部 分上方的第一牺牲部分以及所述第二导电部分上方的第二牺牲部分，且沿大体上平行于 所述沟槽的深度方向的第一方向测量的所述第一牺牲部分的第一厚度大于沿大体上垂 直于所述沟槽的所述深度方向的第二方向测量的所述第二牺牲部分的第二厚度；以及去 除所述衬垫牺牲层的所述第一牺牲部分和所述第二牺牲部分，以及所述衬垫导电层的所 述第二导电部分，其中所述第一导电部分的至少一部分保持在所述沟槽的所述底部上 方。

本揭露的一实施例涉及一种半导体结构的制造方法，所述方法包含：提供具有掺杂 半导体区的半导体衬底；在半导体衬底上方形成介电层；在所述介电层中形成暴露所述掺杂半导体区的沟槽，其中所述沟槽包括侧壁；在所述沟槽中形成硅化物层，其中所述 硅化物层位于所述掺杂半导体区以及所述沟槽的所述侧壁表面上方；在所述硅化物层上 方形成罩盖层；在所述罩盖层上方形成牺牲层；以及从所述沟槽的所述侧壁去除所述牺 牲层以及所述硅化物层的一部分和所述罩盖层的一部分。

本揭露的一实施例涉及一种半导体结构的制造方法，所述方法包含：提供半导体衬 底；在所述半导体衬底上方形成具有沟槽的介电层，其中所述沟槽包括底部和侧壁；在所述沟槽中形成导电层，其中所述导电层包含所述沟槽的所述底部上方的第一导电部 分，以及所述沟槽的所述侧壁上方的第二导电部分；通过物理气相沉积(PVD)操作在所 述导电层上方形成牺牲层；以及从所述沟槽的所述侧壁去除所述牺牲层以及所述第二导 电部分。

附图说明

从结合附图阅读的以下详细描述最佳地理解本揭露内容的方面。应注意，根据业界 中的标准惯例，各种装置未按比例绘制。事实上，为使论述清楚，可任意增大或减小各种装置的尺寸。

图1为说明根据本揭露的一些实施例的半导体结构的制造方法的流程图。

图2、3A和3B为根据本揭露的一些实施例的所制造的半导体结构在各种阶段的横截面图。

图4、5、6和7为根据本揭露的一些实施例的所制造的半导体结构的沟槽在一个阶段的放大图。

图8为根据本揭露的一些实施例的经布置用于PVD操作的PVD系统的平面图。

图9、10、11和12为根据本揭露的一些实施例的所制造的半导体结构的沟槽在一些阶段的放大图。