[发明专利]半导体器件及其制备方法

说明书

本发明公开了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供衬底，衬底包括第一区和第二区，第一区用于形成第一晶体管，第二区用于形成第二晶体管；第一区上形成有第一栅极，第二区上形成有第二栅极；在第一栅极和第二栅极的侧壁形成第一侧墙；对第一区进行离子注入，以在第一栅极两侧的衬底内形成第一晶体管的源漏区；在第一侧墙的侧壁形成第二侧墙；以及对第二区进行离子注入，以在第二栅极两侧的衬底内形成第二晶体管的源漏区，第一晶体管的源漏区与第一栅极的间距小于第二晶体管的源漏区与第二栅极的间距。本发明能够使同时带有NMOS晶体管和PMOS晶体管的半导体器件整体上达到最优化的器件性能。

技术领域

本发明涉及集成电路制造技术领域，特别是涉及一种半导体器件及其制备方法。

背景技术

互补金属氧化物半导体场效应(CMOS)晶体管是组成集成电路的基本电子元件之一。CMOS晶体管通常由一个PMOS晶体管和NMOS晶体管组成，所述PMOS晶体管和NMOS晶体管包括源区(source)、漏区(drain)、栅极(gate)和衬底(substrate)，源区、漏区位于所述栅极结构两侧的衬底中，源区、漏区及两者之间的沟道区(channel)组成MOS晶体管的有效工作区，栅极设置在所述沟道区上方，相邻的晶体管的有源区一般通过隔离结构隔开。所述栅极结构一般包括堆叠设置的栅介质层以及栅电极，还包括设置于所述栅电极侧壁的侧墙(Spacer)。研究发现，在现有的CMOS晶体管中，NMOS和PMOS晶体管难以同时具有最佳性能。

发明内容

本发明的目的是提供一种半导体器件及其制备方法，用于解决半导体器件中的NMOS晶体管和PMOS晶体管难以同时达到最佳性能的问题。

为了解决以上问题，本发明通过以下技术方案实现：

一种半导体器件的制备方法，包括：提供一衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管；所述第一区上形成有第一栅极，所述第二区上形成有第二栅极；在所述第一栅极和第二栅极的侧壁形成第一侧墙；对所述第一区进行离子注入，以在第一栅极两侧的衬底内形成第一晶体管的源漏区；至少在所述第二栅极的第一侧墙的侧壁形成第二侧墙；以及对所述第二区进行离子注入，以在第二栅极两侧的衬底内形成第二晶体管的源漏区，所述第一晶体管的源漏区与第一栅极的间距小于所述第二晶体管的源漏区与第二栅极的间距。

进一步地，形成第一侧墙的步骤包括：在所述衬底上沉积第一侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部以及衬底表面的第一侧墙介质层，以在所述第一栅极和第二栅极的侧壁分别形成所述第一侧墙。

进一步地，形成第二侧墙的步骤包括：在所述衬底上沉积第二侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部、第一侧墙顶部以及衬底表面的第二侧墙介质层，以在所述第一侧墙的侧壁形成所述第二侧墙；或者，在所述第二区上沉积第二侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第二栅极顶部、第二栅极的第一侧墙顶部以及第二区的衬底表面的第二侧墙介质层，以在所述第二栅极的第一侧墙的侧壁形成所述第二侧墙。

进一步地，形成第一晶体管源漏区的步骤包括：以所述第一侧墙作为第一掩膜层，对所述第一区进行离子注入，形成第一晶体管的源漏区；对所述衬底进行第一次退火处理。

进一步地，形成第二晶体管源漏区的步骤还包括：以所述第一侧墙和第二侧墙作为第二掩膜层，对所述第二区进行离子注入，形成第二晶体管的源漏区；对所述衬底进行第二次退火处理。

可选地，所述衬底上还形成有第一阱区、第二阱区、隔离结构以及栅介质层，所述第一阱区位于所述第一区内，所述第二阱区位于所述第二区内，所述隔离结构用于隔离相邻的两个阱区，所述栅介质层位于所述衬底上，所述第一栅极和第二栅极位于所述栅介质层上方。