[发明专利]存储器电路以及包括该存储器电路的存储器设备

权利要求书

1.一种存储器电路，其被连接到位线和互补位线，并被配置为对位线和互补位线执行预充电，所述存储器电路包括：

均衡器，其被配置为响应于均衡信号，通过将位线和互补位线连接来均衡位线和互补位线的电压电平；和

预充电器，其被配置为响应于预充电信号将位线和互补位线预充电到预充电电压，

其中所述均衡信号和所述预充电信号经由单独的线接收。

2.根据权利要求1所述的存储器电路，其中，响应于接收到对位线和互补位线的预充电命令，将所述均衡信号输出到所述均衡器，并且将所述均衡信号保持在第一电压电平，直到位线和互补位线由于均衡而达到相同的电压电平；并且其中，响应于接收到对位线和互补位线的预充电命令，将所述预充电信号输出到所述预充电器，并且将所述预充电信号保持在第二电压电平，直到接收到对位线和互补位线的有效命令。

3.根据权利要求2所述的存储器电路，其中，第一电压电平大于第二电压电平。

4.根据权利要求1所述的存储器电路，其中，所述均衡器连接在位线和互补位线之间，并且包括由所述均衡信号控制的第一均衡晶体管；并且其中所述预充电器包括连接在位线和预充电电压节点之间并由所述预充电信号控制的第一预充电晶体管，并且其中所述预充电器还包括连接在互补位线和所述预充电电压节点之间并由所述预充电信号控制的第二预充电晶体管。

5.根据权利要求1所述的存储器电路，还包括连接在位线和互补位线之间的读出放大器，所述读出放大器被配置为读出位线的电压变化和互补位线的电压变化，并且基于所读出的电压变化来调节读出节点的电压，

其中所述读出放大器包括：

第一n型金属氧化物半导体(NMOS)晶体管，其连接在互补读出节点和第一节点之间，并由位线的电压变化控制，

第二NMOS晶体管，其连接在所述读出节点和第一节点之间，并由互补位线的电压变化控制，

第一p型金属氧化物半导体(PMOS)晶体管，其连接在所述互补读出节点和第二节点之间，并由所述读出节点的所调整的电压变化控制，以及

第二PMOS晶体管，其连接在所述读出节点和第二节点之间，并由互补位线的电压变化控制。

6.根据权利要求5所述的存储器电路，其中所述预充电器包括由第一预充电信号控制的第一预充电器和由第二预充电信号控制的第二预充电器，并且其中第一预充电信号和第二预充电信号经由单独的线接收。

7.根据权利要求6所述的存储器电路，其中，所述均衡器包括连接在所述读出节点和位线之间并由所述均衡信号控制的第一均衡晶体管、以及连接在所述互补读出节点和互补位线之间并由所述均衡信号控制的第二均衡晶体管；其中第一预充电器包括连接在位线和所述互补读出节点之间并由第一预充电信号控制的第一预充电晶体管、以及连接在互补位线和所述读出节点之间并由第一预充电信号控制的第二预充电晶体管；并且其中第二预充电器包括连接在所述读出节点和所述互补读出节点之间并由第二预充电信号控制的第三预充电晶体管、以及连接在所述读出节点和预充电电源之间并由第二预充电信号控制的第四预充电晶体管。

8.根据权利要求7所述的存储器电路，其中，所述均衡信号从接收到对位线和互补位线的预充电命令的第一时间点到位线和互补位线达到相同电压电平的第二时间点保持在第一电压电平；其中第一预充电信号从第一时间点到第二时间点保持在第一电压电平，并且从第二时间点到接收到对位线和互补位线的有效命令的第三时间点保持在小于第一电压电平的第二电压电平；并且其中第二预充电信号从第一时间点到第三时间点保持在第二电压电平。

9.根据权利要求7所述的存储器电路，其中，所述均衡信号从接收到对位线和互补位线的预充电命令的第一时间点到位线和互补位线由于均衡而达到相同电压电平的第二时间点保持在第一电压电平；并且其中第一预充电信号和第二预充电信号从第一时间点到接收到对位线和互补位线的有效命令的第三时间点保持在小于第一电压电平的第二电压电平。