[发明专利]一种SOI工艺中MOS电容测试结构及其实现方法

权利要求书

1.一种SOI工艺中MOS电容测试结构，其特征在于，所述MOS电容测试结构包括多个MOS电容和一伪MOS电容，

每个所述MOS电容由MOS管区、栅极G连接焊盘、漏极D连接焊盘、源极S连接焊盘、体端B连接焊盘，以及所述栅极G连接焊盘到所述MOS管区间的第一内连接线、所述漏极D连接焊盘到所述MOS管区间的第二内连接线、所述源极S连接焊盘到所述MOS管区间的第三内连接线和所述体端B连接焊盘到所述MOS管区间的第四内连接线组成，各所述MOS电容用于模拟用户设计的MOS电容；

所述伪MOS电容由MOS管区、栅极G连接焊盘、漏极D连接焊盘、源极S连接焊盘、体端B连接焊盘，以及所述栅极G连接焊盘到所述MOS管区间的第一伪内连接线、所述漏极D连接焊盘到所述MOS管区间的第二伪内连接线、所述源极S连接焊盘到所述MOS管区间的第三伪内连接线、所述体端B连接焊盘到所述MOS管区间的第四伪内连接线组成，用于测量栅极G连接焊盘到漏极D连接焊盘、源极S连接焊盘和体端B连接焊盘的寄生电容，以利用同一个伪MOS电容结构去除所有MOS电容的寄生电容；

各所述MOS电容的栅极G连接焊盘以及所述第一内连接线形状设置基本相同，以及各所述MOS电容的栅极G连接焊盘以及所述第一内连接线与所述伪MOS电容的栅极G连接焊盘以及所述第一伪内连接线形状设置基本相同。

2.如权利要求1所述的MOS电容测试结构，其特征在于，所述第一、第二、第三、第四伪内连接线在与MOS管区相连处断开。

3.如权利要求1所述的MOS电容测试结构，其特征在于，所述MOS管区的宽、长和叉指根据不同情况设置。

4.如权利要求3所述的MOS电容测试结构，其特征在于，

所有所述MOS电容的MOS管区的宽W和/或长L和/或叉指NF不同，且所有所述MOS电容的MOS管区的宽W有N_W个取值、长L有N_L个取值以及叉指NF有N_NF个取值，多个所述MOS电容的个数为N_W×N_L×N_NF；

所述伪MOS电容的MOS管区的宽W、长L和叉指NF的取值为一预定值。

5.一种利用如权利要求1～4任一种所述的MOS电容测试结构测试寄生电容的方法，其特征在于，所述测试寄生电容的方法包括：在伪MOS电容的第一～四伪内连接线与MOS管区的连接处断开所述第一～四伪内连接线；在栅极G连接焊盘测量得到栅极G连接焊盘到漏极D连接焊盘、源极S连接焊盘和体端B连接焊盘的寄生电容。

6.一种如权利要求1～4任一种所述的MOS电容测试结构的实现方法，其特征在于，所述的MOS电容测试结构的实现方法包括如下步骤：

步骤S1，根据电路设计中MOS电容的MOS管区的宽W、长L和叉指NF生成矩阵；

步骤S2，产生不同宽W、长L和叉指NF矩阵元素对应的MOS管区的多个MOS电容；

步骤S3，产生MOS电容内连接线；

步骤S4，判断所有元素是否产生完毕，若产生完毕，则进入步骤S5，否则返回步骤S2；

步骤S5，产生伪MOS电容。

7.如权利要求6所述的MOS电容测试结构的实现方法，其特征在于，于步骤S2中，对所述MOS管区的宽W、长L和叉指NF分别设定N_W、N_L和N_NF个值，以设计N_W×N_L×N_NF个MOS电容。