[发明专利]基于硅通孔堆叠的三堆存储器结构及制造方法

权利要求书

1.一种基于硅通孔堆叠的三维存储器结构，其特征在于，包括：

CMOS电路，包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一外部焊盘；

存储单元阵列，包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二外部焊盘；

其中，所述CMOS电路还包括贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一外部焊盘电连接，第二端在所述第一硅衬底的底部暴露；

所述CMOS电路的第一硅衬底与所述存储单元阵列的第二绝缘层彼此接触，所述硅通孔与所述第二外部焊盘耦合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接。

2.根据权利要求1所述的三维存储器结构，其特征在于，所述CMOS电路包括第一布线层，所述存储单元阵列包括第二布线层，所述第一布线层和所述第二布线层横向延伸。

3.根据权利要求2所述的三维存储器结构，其特征在于，所述硅通孔通过第一布线层与所述第一外部焊盘电连接。

4.根据权利要求1所述的三维存储器结构，其特征在于，所述CMOS电路包括多个第一导电通道，用于提供所述多个第一外部焊盘彼此之间的电连接；

所述存储单元阵列包括多个第二导电通道，用于提供所述多个第二外部焊盘彼此之间的电连接。

5.根据权利要求4所述的三维存储器结构，其特征在于，所述硅通孔包括金属层以及胶层和/或阻挡层。

6.根据权利要求4所述的三维存储器结构，其特征在于，所述CMOS电路还包括：

位于所述第一硅衬底中的多个晶体管；

位于所述第二绝缘层中并且与多个晶体管相连接的多个接触焊盘；

所述第一外部焊盘和所述第一导电通道位于所述第一绝缘层中；

所述多个接触焊盘经由所述多个第一外部焊盘和所述多个第一导电通道连接至相应的所述硅通孔。

7.根据权利要求4所述的三维存储器结构，其特征在于，所述存储单元阵列还包括：

位于所述第二硅衬底中的公共源区；

位于所述第二硅衬底上的栅叠层结构，所述栅叠层结构包括多个层面的栅极导体；

贯穿所述栅叠层结构的多个沟道柱；

位于所述栅叠层结构上的多个接触焊盘；

其中，所述多个沟道柱的第一端延伸至公共源区，第二端连接至相应的接触焊盘，

所述多个层面的栅极导体分别连接至相应的接触焊盘；

所述栅叠层结构上覆盖有第二绝缘层；

所述第二外部焊盘和所述第二导电通道位于所述第二绝缘层中。

8.根据权利要求7所述的三维存储器结构，其特征在于，所述存储单元阵列还包括：贯穿所述第二绝缘层的至少一个附加导电通道，所述至少一个附加导电通道的第一端延伸至所述公共源区，第二端连接至相应的接触焊盘。

9.一种基于硅通孔堆叠的三维存储器结构的制造方法，其特征在于，包括：

形成CMOS电路，所述CMOS电路包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一外部焊盘；

形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一外部焊盘电连接，第二端在所述第一硅衬底的底部暴露；

形成存储单元阵列，所述存储单元阵列包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二外部焊盘；

将所述CMOS电路和所述存储单元阵列键合成所述三维存储器结构，其中，所述CMOS电路的第一硅衬底与所述存储单元阵列的第二绝缘层彼此接触，所述硅通孔与所述第二外部焊盘键合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接。

10.根据权利要求9所述的方法，其特征在于，形成贯穿第一绝缘层和第一硅衬底的硅通孔包括：

刻蚀所述第一绝缘层以形成凹槽，所述凹槽延伸至所述第一硅衬底内部；

在所述凹槽内依次沉积胶层和/或阻挡层、金属层；

将所述硅通孔的第一端与所述第一外部焊盘电连接；

对所述第一硅衬底进行减薄处理以暴露所述硅通孔的第二端。