[发明专利]制造3D存储器件的方法

说明书

公开了一种制造3D存储器件的方法。制造3D存储器件的方法包括：在衬底上方形成原绝缘叠层结构，原绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述原绝缘叠层结构的多个沟道柱；在所述原绝缘叠层结构中形成隔离层，隔离层贯穿所述原绝缘叠层结构且呈环状，使得被所述隔离层环绕的所述原绝缘叠层结构构成绝缘叠层结构；采用金属层置换所述隔离层外侧的原绝缘叠层结构中的牺牲层以形成栅叠层结构；以及形成贯穿所述绝缘叠层结构的导电通道，其中，所述隔离层的外侧壁的至少一部分为平滑曲面。该3D存储器件采用平滑曲面的隔离层，从而避免隔离层中形成孔洞导致栅极导体与导电通道之间的短路，可以提高3D存储器件的良率和可靠性。

技术领域

本发明涉及存储器技术领域，更具体地，涉及制造3D存储器件的方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用贯穿叠层结构的导电通道实现存储单元串的互连。3D存储器件如果需要实现上层结构和下层结构的连接，就需要设计一个绝缘区域，绝缘区域由隔离层围绕而成，导电通道位于所述绝缘区域内，并且经由隔离层与栅极导体和沟道层之间的隔离。隔离层中形成的孔洞将会影响3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的是提供一种改进的制造3D存储器件的方法，其中，隔离层将栅叠层结构与绝缘叠层结构分隔开，隔离层的外侧壁的至少一部分为平滑曲面，以提高3D存储器件的良率和可靠性。

根据本发明的一方面，提供了一种制造3D存储器件的方法，包括：在衬底上方形成原绝缘叠层结构，所述原绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述原绝缘叠层结构的多个沟道柱；在所述原绝缘叠层结构中形成隔离层，所述隔离层贯穿所述原绝缘叠层结构且呈环状，使得被所述隔离层环绕的所述原绝缘叠层结构构成绝缘叠层结构；采用金属层置换所述隔离层外侧的原绝缘叠层结构中的牺牲层以形成栅叠层结构；以及形成贯穿所述绝缘叠层结构的导电通道，其中，所述隔离层的外侧壁的至少一部分为平滑曲面。

优选地，所述隔离层在垂直于堆叠方向上的横截面为包括选自圆环、椭圆环和跑道环中的任一种。

优选地，所述隔离层的材料包括绝缘物质。

优选地，所述隔离层沿周向方向具有均匀厚度。

优选地，采用金属层置换的步骤包括：通过蚀刻去除所述原绝缘叠层结构中的牺牲层以形成空腔；以及采用所述隔离层作为沉积阻挡层，沉积金属层填充所述空腔以形成所述栅极导体。

优选地，所述栅叠层结构包括核心区和包围所述核心区的台阶区；所述方法还包括：形成邻近所述隔离层的至少一部分外侧壁的多个假沟道柱，所述假沟道柱穿过所述栅叠层结构的核心区。

优选地，所述多个假沟道柱中的至少一些假沟道柱与所述隔离层之间的距离比所述至少一些假沟道柱与所述沟道柱之间的距离更小。

优选地，所述栅叠层结构中的多个所述金属层与所述绝缘叠层结构中的多个所述牺牲层一一对应，每个所述金属层与对应的所述牺牲层位于同一层。

优选地，所述导电通道包括多个导电柱组成的阵列。