[发明专利]半导体装置

说明书

本发明利用新的方法提供一种具有产生固有数据功能的半导体装置。本发明的NAND型快闪存储器具有：存储单元阵列、分页缓冲器/感测电路、在存储单元阵列的虚拟阵列被读出时检测出虚拟阵列的位线对的电位差的差动感测放大器，其中NAND型快闪存储器会根据差动感测放大器的检出结果而输出半导体装置的固有数据。本发明可以一边维持半导体装置的重现性、信赖性，一边确保固有数据的随机性。

技术领域

本发明是有关于具备产生固有数据功能的半导体装置，且特别有关于利用NAND型快闪存储器产生固有数据的半导体装置。

背景技术

伴随着电子装置或电子装置的安全性的强化，为了防止实体安装于上述装置的半导体装置的伪造或仿冒，需要有对应方案。某一个方法中，给予半导体装置固有数据并验证了固有数据的情况下，可将该半导体装置视为正品而允许使用。固有数据，例如能够储存于半导体装置的非挥发性存储器等，但是这种方法会有解析半导体装置使得固有数据被读取，或者是从外部不正当存取半导体装置使得固有数据被读取的风险。

近年来，物理上无法复制的PUF(Physical Unclonable Function)相当受到注目。PUF是将不能够预测，隐匿性高且具有恒久性的物理数据做为固有数据使用的技术。例如，有使用仲裁器电路的PUF、使用环形振荡器的PUF、使用静态随机存取存储器(StaticRandom-Access Memory，简称SRAM)的PUF等的提案。又，与非(NAND)型快闪存储器中，揭露了使用擦除验证的PUF(专利文献1)、或者是使用电压调整单元的PUF(专利文献2)等。

现有技术文献

专利文献1：美国专利公开2015/0007337A1号公报

专利文献2：美国专利公开2015/0055417A1号公报

半导体装置的设计/制造中，通过抑制电路元件或配线等的不均一(变动)，或者是将不均一最小化，提供了重现性、信赖信高的半导体装置。另一方面，使电路元件或配线等的不均一最小化，会为电路元件或配线带来均一性，有可能造成PUF或固有数据的随机性(非预测性)降低。因此，会希望有一种PUF技术能够一边维持重现性、信赖性，一边确保固有数据的随机性。

本发明的目的是通过新的方法来提供一种具有产生固有数据功能的半导体装置。

发明内容

本发明的半导体装置，包括：存储器阵列，包括NAND型串列；选择构件，选择该存储器阵列的特定领域；读出构件，读出该选择构件所选择的特定的领域；检出构件，检测出该读出构件所读出的特定的领域的位线对的电位差；以及产生构件，根据该检出构件的检出结果产生半导体装置的固有数据。

根据本发明，从存储单元阵列中读出的特定的领域的位线对的电位差，根据该检出结果输出固有数据，因此能够一边保持半导体装置的再现性或信赖性，一边能够保持固有数据的随机性。

附图说明

图1为本发明实施例提供的NAND型快闪存储器的构造。

图2为本发明实施例提供的存储器单元阵列的NAND型字串的架构。

图3为本发明实施例提供的位线选择电路的一例。

图4为本发明实施例提供的分页缓冲器/感测电路的一例。

图5为本发明实施例提供的固有数据产生电路的一例。

图6为本发明实施例提供NAND型快闪存储器动作时所施加的偏压电压的表格。

图7为本发明实施例提供的固有数据产生的动作的流程图。

图8为本发明实施例提供的虚拟阵列的选择例。

图9为本发明实施例提供施加于虚拟阵列的字元线电压的例子。