[发明专利]半导体器件

说明书

本发明提供了一种半导体器件，衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道区域的长度，降低了导通电流，能够抑制沟槽隔离结构俘获电子所带来的效应，从而提升器件的性能，且所述凸出部的横向宽度尺寸从所述交界处往所述有源区中心的方向逐渐减小，在增加所述交界处的沟道区域的长度的同时，导通电流不至于下降的太多，从而对器件的导通性能影响较小。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件。

背景技术

传统的MOS晶体管通常采用平面栅结构，其晶体管的栅极结构与沟槽隔离结构具有交叉部分，但是由于晶体管在工作时，电子从源区迁移至漏区，而由于沟槽隔离结构也具有俘获高能电子的能力，从而器件产生“扭结”效应(“kink”effect)、双峰I-V曲线或热电子诱导穿通效应(hot electron induced punch-through，HEIP)等，导致器件的性能下降。

发明内容

本发明的目的在于提供一种半导体器件，以解决由沟槽隔离结构导致的器件的性能下降等问题。

为了达到上述目的，本发明提供了一种半导体器件，包括：

衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，

栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸，且所述凸出部的横向宽度尺寸从所述交界处往所述有源区中心的方向逐渐减小。

可选的，所述有源区中形成有源区和漏区，并且所述源区和所述漏区在平行于所述栅电极的延伸方向上均扩展至所述有源区的边界，所述栅电极位于所述源区和所述漏区之间以构成一晶体管，所述晶体管在所述有源区靠近所述交界处的沟道区域的长度大于所述晶体管在所述有源区中间区域的沟道区域的长度，且所述晶体管在所述有源区靠近所述交界处的沟道区域的长度从所述交界处往有源区中心的方向逐渐减小。

可选的，所述凸出部在所述交界处还分别往所述有源区中和所述沟槽隔离结构中延伸，以使所述凸出部部分位于所述有源区上，另一部分位于所述沟槽隔离结构上。

可选的，所述凸出部的侧壁呈倾斜状或台阶状。

可选的，所述凸出部的侧壁形成2-5级台阶。

可选的，所述凸出部在平行于所述栅电极的延伸方向上的宽度尺寸介于30nm-140nm。

可选的，所述凸出部的横向宽度尺寸介于20nm-100nm。

可选的，所述半导体器件应用于集成电路存储器中，所述集成电路存储器包括若干晶体管。

在本发明提供的半导体器件中，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道区域的长度，降低了导通电流，能够抑制沟槽隔离结构俘获电子的能力，从而提升器件的性能，且所述凸出部的横向宽度尺寸从所述交界处往所述有源区中心的方向逐渐减小，在增加所述交界处的沟道区域的长度的同时，导通电流不至于下降的太多，从而对器件的导通性能影响较小。

附图说明