[发明专利]适用于高压电路防静电保护的无回滞效应硅控整流器

说明书

本发明公开一种适用于高压电路防静电保护的无回滞效应硅控整流器，包括：硅基衬底；N阱和P阱，设置在硅基衬底上，并在界面处设置P型重掺杂区；第一P型重掺杂区与第一N型重掺杂区，间隔设置在N阱上，并在之间设置第一浅沟槽隔离；第二P型重掺杂区与第二N型重掺杂区，间隔设置在P阱上，并在之间设置第二浅沟槽隔离；第三浅沟槽隔离，设置在第一N型重掺杂区与P型重掺杂区之间；第四浅沟槽隔离，设置在第二N型重掺杂区与P型重掺杂区之间；阳极，与第一P型重掺杂区和第一N型重掺杂区电连接；阴极，与第二P型重掺杂区与第二N型重掺杂区电连接。本发明在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种适用于高压电路防静电保护的无回滞效应硅控整流器。

背景技术

高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。

请参阅图4，图4所示为常规高压器件LDMOS回滞效应曲线。从图4可知，(1)触发电压(Vt1)很高。(2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应。(3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(Localized Current Crowding)所致。

因而工业界在解决高压电路防静电保护设计的时候，往往采用以下两种思路来实现：(1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计。但是，往往因为高压器件本身之结构特性的原因实践起来比较困难。(2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往积极开发采用一定数量的低压防静电保护器件串联来实现高压电路防静电保护的方法。

因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。

低压PMOS器件是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小。但是，低压PMOS器件之回滞效应的二次击穿电流(It2)比较小。所以寻求一种既没有回滞效应又具有较高二次击穿电流的防静电保护器件已成为本领域技术人员亟待解决的问题之一。业界常见的硅控整流器(SCR,Silicon ControlledRectifier)本身具有较大的二次击穿电流，但是往往具有强回滞效应，其维持电压往往远低于触发电压，所以开发设计一种维持电压接近或等于触发电压的无回滞效应硅控整流器成为静电防护领域研究的一个课题。

请参阅图5、图6，图5所示为现有无回滞效应硅控整流器的结构示意图。图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。所述现有无回滞效应硅控整流器的实验数据表明，当N型重掺杂区(28)和P型重掺杂区(22)的尺寸(D2)达到一定程度时，所述硅控整流器表现出无回滞效应的特性。如图6所示，现有无回滞效应硅控整流器非常适合多级串联起来用于高压电路防静电保护设计的需要。但是，所述现有无回滞效应硅控整流器的缺点是器件尺寸较大，尤其是在需要几级串联的时候，版图面积较大。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种适用于高压电路防静电保护的无回滞效应硅控整流器。

发明内容

本发明是针对现有技术中，传统的无回滞效应硅控整流器尺寸较大，尤其是在需要几级串联的时候，版图面积过大等缺陷提供一种适用于高压电路防静电保护的无回滞效应硅控整流器。