[发明专利]一种基于混合便签式存储器的感知写频率数据分配方法

说明书

本发明提供了一种基于混合SRAM和NVM便签式存储器的存储架构，并提供了基于所述存储架构的数据分配方法，目的是减少NVM上的写操作数量，延长NVM寿命。所述方法包括：在系统架构上，由SRAM和NVM组成便签式存储器，实现混合片上存储器；在程序执行过程中，计算写操作频率和写阈值，当写操作频率小于写阈值时，则认为此数据的写频率较低，应存放在NVM中；当写操作频率大于写阈值时，则认为此数据的写频率较高，应存放在SRAM中。在存放时，若NVM已满，则将当前数据与NVM中写操作次数最多的数据进行比较，选择写操作频率低的存入NVM，写操作频率高的存入SRAM，若SRAM也已满，则存入DRAM。

技术领域

本发明设计了一种基于混合SRAM和NVM便签式存储器的感知写频率数据变量分配方法，特别涉及一种可以减少NVM上写操作数量、延长NVM寿命的数据变量分配方法，应用于嵌入式系统，属于嵌入式系统性能优化相关领域。

背景技术

嵌入式系统需要存储器来存放和执行代码。嵌入式系统的存储器包含Cache、主存和辅助存储器。Cache容量小、速度快，存放的是一段时间微处理器使用最多的程序代码和数据。主存用来存放系统和用户的程序及数据，辅助存储器用来存放大数据量的程序代码或信息。

便签式存储器(scratchpad memory，SPM)是一种高速内部存储器，用于临时存储计算、数据或其他正在进行中的工作。由于SPM是寄存器之后与算术逻辑单元(ALU)最接近的存储器，具有将数据移入和一出主存储器的明确指令，因此，SPM被认为类似于L1高速缓存。与Cache一样，SPM也是片上存储器，但SPM由应用程序显示操作，能够更好地在嵌入式系统中实现应用。

由于中央处理器单元(CPU)和存储器之间的性能差距正在扩大，性能优化变得更加重要。目前，便签式存储器已经广泛应用于嵌入式系统中，以取代硬件控制的Cache。这是因为与Cache相比，SPM具有三个主要优点，首先SPM直接寻址，不需要比较器和标签；其次，SPM通常保证单周期访问延迟；第三，SPM完全由软件管理，可以直接通过应用程序或自动编译器管理。

随机存取存储器(random access memory，RAM)又称作“随机存储器”，按照存储单元的工作原理，随机存储器又分为静态随机存储器(Static RAM，SRAM)和动态随机存储器(Dynamic RAM，DRAM)。SRAM主要用于高速缓存，它利用晶体管来存储数据，与DRAM 相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。由于SRAM 速度快但价格昂贵的特点，一般用小容量的SRAM作为更高速CPU和较低速DRAM之间的缓存。

非易失存储器(non-volatile memory,NVM)是一种新型存储器，即使在电源关闭或重启后也可以检索存储信息，具有非易失、按字节存取、存储密度高、低待机能耗的优势，读写性能接近DRAM，但读写速度不对称，写入耐久性较差，寿命有限。

随着片上系统设计水平的不断提高，嵌入式设备具有体积小，功能越来越多的特点，特别是在实时系统中，可以准确计算任务执行时间，这就使得嵌入式系统需要优化性能来减少任务执行时间或执行更多任务。为了优化性能，具有快速，低功耗，可靠性的静态随机存取存储器(SRAM)已被用于片上存储器。然而，SRAM具有高价格，低容量和易失性的一些缺点。因此，希望将非易失性存储器NVM集成到系统中，以避免数据丢失并减少能量消耗。

NVM具有大容量、低价格和低开销的特性，但它的缺点也是明确的。首先，NVM读操作和写操作的速度和成本不对称；其次，NVM对写入操作次数有限制；第三，NVM的写入延迟比SRAM慢。因此，利用由SRAM和NVM组成的混合片上存储器来实现嵌入式系统的性能优化。

发明内容

本发明针对以上现存问题以及片上存储器的特征设计出一种混合SRAM和NVM的存储体系结构及相应的数据变量分配方法。SRAM和NVM组合在一起做便签式存储器。在此存储架构上，针对混合存储的特点，提出所需的数据变量分配方法。