[发明专利]一种基于混合便签式存储器的感知写频率数据分配方法在审
申请号: | 201811001058.2 | 申请日: | 2018-08-30 |
公开(公告)号: | CN109521949A | 公开(公告)日: | 2019-03-26 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 610054 四川省成都市*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 写操作 存储器 便签 存储架构 阈值时 程序执行过程 片上存储器 频率数据 数据分配 系统架构 感知 分配 | ||
1.一种基于静态随机存取存储器SRAM和非易失性存储器NVM混合便签式存储器的感知写频率数据变量分配方法,其特征在于包括一个存储体系结构:基于SRAM和NVM的混合片上存储器和基于DRAM的片外主存,并在此体系结构的基础上实现了一个感知写频率的数据变量分配方法,其目的在于减少NVM的写次数,延长NVM的寿命,其动态体现在随着程序的执行,数据变量根据发明方法自动在SRAM和NVM之间迁移。
2.根据权利要求1所述的存储体系结构,其特征在于,体系结构中SRAM和NVM共同构成便签式存储器SPM,与CPU相连,主存由DRAM构成,直接与内存控制器相连。从而形成基于SRAM和NVM的混合片上存储器和基于DRAM的片外主存。
3.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,方法可以适应新型存储体系结构,能够计算写阈值和数据变量的写操作频率,动态地将数据变量分配到SRAM和NVM中。
4.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,程序在开始执行时,较高写操作频率的数据变量将先存储到SRAM直至将SRAM装满,较低写操作频率的数据变量存储在NVM。
5.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,根据算法计算写阈值和数据变量的写操作频率,通过比较写阈值和写操作频率,决定数据变量存放到NVM还是SRAM。
6.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,能够根据写操作频率比较决定数据变量是否迁移。
7.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,在NVM没有多余空间来存储更多数据变量的时候,比较当前数据变量和NVM中数据变量的写操作频率,写操作频率低的存放到NVM,高的存放到SRAM。
8.根据权利要求1所述的感知写频率数据变量分配方法,其特征在于,程序在执行过程中,数据变量分配的目的是减少NVM的写次数来延长NVM的寿命。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811001058.2/1.html,转载请声明来源钻瓜专利网。