[发明专利]用于有符号字的双复数与复共轭乘法的系统、装置和方法

说明书

本申请公开了用于有符号字的双复数与复共轭乘法的系统、装置和方法。描述了处理器中的用于双复数与复共轭乘法的系统、装置和方法的实施例。例如，执行电路执行经解码的指令以：将来自第一和第二紧缩数据源操作数中的多个紧缩数据元素位置的数据值复用至至少一个乘法器电路，第一和第二紧缩数据源操作数包括多个复数对，每个复数对包括在第一和第二紧缩数据源操作数中的共享紧缩数据元素位置处的数据值；计算第一复数与第二复数的复共轭的乘积的实部和虚部；以及将实结果存储到目的地操作数中的第一紧缩数据元素位置，并且将虚结果存储到目的地操作数中的第二紧缩数据元素位置。

技术领域

本发明的领域一般涉及计算机处理器架构，更具体地涉及在执行时导致特定结果的指令。

背景技术

诸如数字信号处理应用的应用对复向量执行各种操作，这些操作执行过滤、后处理和其他功能。对复向量的实部和虚部两者的诸如算术计算、饱和等的这些操作通常需要执行多个指令序列。这导致较低的性能，因为对每个操作运行这些指令序列。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1图示双复数与复共轭乘法指令的示例性执行；

图2图示用于处理诸如双复数与复共轭乘法指令之类的指令的硬件的实施例；

图3图示由处理器执行的用于处理双复数与复共轭乘法指令的方法的实施例；

图4A是图示根据本发明的实施例的示例性专用向量友好指令格式的框图；

图4B是图示根据本发明的一个实施例的构成完整操作码字段的具有专用向量友好指令格式的字段的框图；

图4C是图示根据本发明的一个实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；

图5是根据本发明的一个实施例的寄存器架构的框图；

图6A是图示根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的乱序发布/执行流水线两者的框图；

图6B是图示根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图；

图7A-B图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核)；

图8是根据本发明的实施例的可具有超过一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图；

图9示出根据本发明的一个实施例的系统的框图；

图10是根据本发明的实施例的第一更具体的示例性系统的框图；

图11是根据本发明的实施例的第二更具体的示例性系统的框图；

图12是根据本发明的实施例的SoC的框图；以及

图13是根据本发明的各实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

在以下描述中，陈述了众多具体细节。然而，应当理解，可在没有这些特定细节的情况下实践本发明的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。