[发明专利]加速器结构

说明书

一种结构控制器，用于提供相干加速器结构，包括：主机互连，通信地耦合到主机设备；存储器互连，通信地耦合到加速器存储器；加速器互连，通信地耦合到具有最后一级高速缓存(LLC)的加速器；以及LLC控制器，配置为对存储器访问操作提供偏置检查。

技术领域

本公开一般涉及互连设备领域，并且更具体地但非排他地，涉及用于通过外围组件互连快速(PCIe)的相干存储器设备的系统和方法。

背景技术

计算系统包括用于管理对处理器资源的需求的各种组件。例如，开发器可以包括可操作地耦合到中央处理单元(CPU)的硬件加速器(或“加速器”)。通常，加速器是被配置为执行由CPU委托给它的功能的自治元件。加速器可以被配置用于特定功能和/或可以是可编程的。例如，加速器可以被配置为执行特定计算、图形功能等。当加速器执行指定的功能时，CPU可以自由地将资源用于其他需求。在传统系统中，操作系统(OS)可以管理计算系统内可用的物理存储器(例如，“系统存储器”)；但是，OS不管理或分配加速器本地的存储器。结果，诸如高速缓存一致性的存储器保护机制将低效率引入基于加速器的配置中。例如，传统的高速缓存一致性机制限制了加速器以非常高的带宽访问其连接的本地存储器的能力和/或限制加速器的部署选项。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种特征不一定按比例绘制，并且仅用于说明目的。在明确地或隐含地示出比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了清楚起见，可以任意增加或减少各种特征的尺寸。

图1示出了根据本说明书的一个或多个示例的可以代表各种实施例的示例操作环境。

图2a示出了根据本说明书的一个或多个示例的完全相干操作环境的示例。

图2b示出了根据本说明书的一个或多个示例的非相干操作环境的示例。

图2c示出了根据本说明书的一个或多个示例的没有偏置操作环境的相干引擎的示例。

图3示出了根据本说明书的一个或多个示例的可以代表各种实施例的操作环境的示例。

图4示出了根据本说明书的一个或多个示例的可以代表各种实施例的另一示例操作环境。

图5a和5b示出了根据本说明书的一个或多个示例的可以代表各种实施例的其他示例操作环境。

图6示出了根据本说明书的一个或多个示例的逻辑流程的实施例。

图7是示出根据本说明书的一个或多个示例的结构的框图。

图8是示出根据本说明书的一个或多个示例的方法的流程图。

图9是根据本说明书的一个或多个示例的通过PCIe操作的加速器链路存储器(IAL.mem)读的框图。

图10是根据本说明书的一个或多个示例的通过PCIe操作的IAL.mem写的框图。

图11是根据本说明书的一个或多个示例的通过PCIe操作的IAL.mem数据完成的框图。

图12示出了根据本说明书的一个或多个示例的由互连一组部件的点对点链路组成的结构的实施例。

图13示出了根据本说明书的一个或多个实施例的分层协议栈的实施例。

图14示出了根据本说明书的一个或多个示例的PCIe事务描述符的实施例。

图15示出了根据本说明书的一个或多个示例的PCIe串行点对点结构的实施例。

具体实施方式