[发明专利]进行矩阵向量乘法运算的系统及进行神经网络运算方法

说明书

一种进行矩阵向量乘法运算的系统，包括：NOR FLASH计算阵列，阵列中每列单元的栅极接在一起，各列用于依次输入与被乘数向量的元素相对应的输入电压；阵列中每行单元的漏极连接在一起，用于输出各单元进行乘法运算后并累加(即矩阵向量乘法运算)得到的运算电流；阵列中每两行为一组，其中一行表示负数，另一行表示正数，各组按照正负关系被预先写入乘数向量的各元素；加权求和电路，对位于同一组代表不同位的运算电流进行加权求和运算；减法电路，每组设置一减法电路，用于对代表不同位加权求和后的运算结果进行减法运算；模数转换电路，用于将进行减法运算后的结果转换为二进制数字量。通过本发明的系统，实现了存储计算一体化。

技术领域

本发明属于半导体器件及集成电路领域，具体是一种基于NORFLASH计算阵列进行矩阵向量乘法运算的系统及方法。

背景技术

深度学习和人工智能的发展对数据处理的能效比和硬件消耗提出了严苛的要求，传统意义上的基于冯诺依曼式的计算架构，在执行运算时，受限于中央处理单元CPU和内存间的数据传输瓶颈，数据处理速度受到极大限制，同时能量和硬件资源消耗剧增。深度学习中存在大量的矩阵向量乘法运算，基于NOR FLASH设计的存储计算一体化阵列能够并行执行矩阵向量乘法运算，能够在硬件层面对运算进行加速，同时极大地降低能量和硬件资源消耗，对于未来人工智能的硬件化实现和应用具有重要意义。

发明内容

为至少部分解决上述问题，本发明提出了一种基于NOR FLASH计算阵列加速深度学习的方法和系统。

根据本发明的一方面，提供一种基于NOR FLASH计算阵列进行矩阵向量乘法运算的系统，包括：

NOR FLASH计算阵列，阵列中每列单元的栅极接在一起，各列用于依次输入与被乘数向量的元素相对应的输入电压；阵列中每列单元的源极接在一起，用于接入驱动电压；阵列中每行单元的漏极连接在一起，用于输出各单元进行乘法运算后并累加得到的运算电流；按照乘法对应关系，阵列中每两行为一组，其中一行表示负数，另一行表示正数，各组按照正负关系被预先写入乘数向量的各元素；

加权求和电路，用于对位于同一组代表不同位的所述运算电流进行加权求和运算；

减法电路，每组设置一减法电路，用于对代表不同比特(位)加权求和后的运算结果进行减法运算；

模数转换电路，用于将进行减法运算后的结果转换为二进制数字量。

在进一步的实施方案中，所述加权求和电路为电流镜，用于将处于不同位的电流值加权求和，权值为2^k-1，其中k为不同电流值对应的位数。

在进一步的实施方案中，所述NOR FLASH计算阵列为多个，分别对应乘数向量中各元素的不同位。

在进一步的实施方案中，所述矩阵向量乘法运算为神经网络全连接层的运算，所述被乘数向量为1×M的输入向量X，所述乘数向量为M×N的权值矩阵K，其中M，N分别为正整数。

在进一步的实施方案中，所述矩阵向量乘法运算为神经网络卷积层的运算，输入矩阵X(M×N)的各部分分别与卷积核K(k×k)进行矩阵向量乘法运算，完成卷积操作并得到输出矩阵Y(m×n)，数学表达如下：

Y_i，j＝X_i，j·K_k，k+X_i，j+1·K_k，k-1+X_i+1，j·K_k-1，k+…+X_{i+k-1，j+k-1}·K_1，1

其中l≤i≤M-k+1(m)，l≤j≤N-k+1(n)。

在进一步的实施方案中，所述矩阵向量乘法运算为神经网络平均池化运算，平均池化对应于卷积核均为1/n，步长为n的卷积运算。