[发明专利]卷积神经网络数据的预处理方法和装置

说明书

公开了一种卷积神经网络数据的预处理方法和装置，其中，预处理方法包括：确定卷积神经网络的平均池化层；确定平均池化层的运算数据；根据运算数据确定至少一个卷积核；以及将平均池化层转换为至少一个卷积层。通过该预处理方法和装置，能够将卷积神经网络中的平均池化层转换为至少一个卷积层，从而省去平均池化运算，进而能够在卷积神经网络加速器或处理芯片中省略用于平均池化操作的池化电路以及相关控制逻辑的设计和设置，并借助于卷积神经网络加速器或处理芯片中的卷积引擎高效率地实现平均池化运算。

技术领域

本公开总体上涉及卷积神经网络的技术领域，并且具体地涉及卷积神经网络数据的预处理方法和装置。

背景技术

平均池化或均值池化是卷积神经网络中的一种常见操作，即对局部接受域中的所有的值求均值。

通常，在卷积神经网络加速器或处理芯片中，可以设置专用的池化电路(也称为池化模块或池化单元)来处理诸如平均池化等池化操作。

由于芯片空间、硬件成本、设计复杂度等诸多方面的考虑和限制，用于执行平均池化操作的池化电路往往被设计为要求局部接受域或池化核具有规定大小(而非任意大小)，例如7×7、5×5、3×3等。如果局部接受域或池化核的大小不满足要求，则需要进行额外的填充处理，甚至根本无法处理。

另外，池化电路也可以便借助卷积引擎来实现例如平均池化操作过程中的步进控制等。然而，这样的方式增加了布线成本和时序控制的复杂度。

期望能够有利于通过硬件高效率且低成本地实现平均池化操作。

发明内容

一方面，本公开提供了一种卷积神经网络数据的预处理方法，该方法可以包括：确定卷积神经网络的平均池化层；确定平均池化层的运算数据，包括平均池化层的输入张量的通道数量、平均池化层的池化核的形状、池化核单次可覆盖的体素的数量以及池化核的步长等；根据运算数据确定至少一个卷积核；以及将平均池化层转换为使用所确定的至少一个卷积核的至少一个卷积层。

另一方面，本公开还提供了一种卷积神经网络数据的预处理装置，该装置可以包括存储器和处理器。处理器可以被配置为在启动时执行至少用于执行上述方法的程序指令。

另一方面，本公开还提供了一种计算机可读的非临时性存储介质，在其上存储有程序指令，该程序指令在被执行时可以执行上述方法。

通过根据本公开的实施例的卷积神经网络数据的预处理方法和装置，能够将卷积神经网络中的平均池化层转换为至少一个卷积层，从而省去平均池化运算，进而能够在卷积神经网络加速器或处理芯片中省略用于平均池化操作的池化电路和/或相关控制逻辑的设计和/或设置，并借助于卷积神经网络加速器或处理芯片中的卷积引擎高效率地实现平均池化运算。

附图说明

图1示出根据本公开的实施例的卷积加速器的示例。

图2示出根据本公开的实施例的预处理方法的流程图。

图3示出根据本公开的实施例的预处理结果及后续处理的示例。

图4示出根据本公开的实施例的预处理结果及后续处理的示例。

图5示出根据本公开的实施例的预处理结果及后续处理的示例。

图6示出根据本公开的实施例的预处理结果及后续处理的示例。

图7示出根据本公开的实施例的预处理结果及后续处理的示例。

图8示出根据本公开的实施例的预处理器的示例。

具体实施方式