[发明专利]应用于卷积神经网络的加速方法和硬件加速器

说明书

本申请实施例公开了应用于卷积神经网络的加速方法和硬件加速器。该方法的一具体实施方式包括：接收对待整理的数据的加载指令，待整理的数据包括：特征图像数据；从片外存储器中读取出用于卷积计算任务的预设格式的数据中的待整理的数据，以及将读取出的待整理的数据写入到硬件加速器中的片上存储器中，其中，特征图像数据中的多个通道的通道数据中的预设长度的数据在片上存储器中连续存储。实现了在硬件加速器处理卷积计算任务的过程中，快速读取出适用于多个计算部件进行并行计算的诸如多个通道的预设长度的通道数据的数据，使得多个计算部件根据快速读取出的数据进行并行计算，提升硬件加速器处理卷积计算任务的处理速度。

技术领域

本申请涉及计算机领域，具体涉及人工智能领域，尤其涉及应用于卷积神经网络的加速方法和硬件加速器。

背景技术

人工智能芯片中的硬件加速器用于完成特定的计算任务。针对卷积神经网络的硬件加速器利用多个计算部件并行计算完成卷积计算任务。读取出适用于多个计算部件进行并行计算的数据的速度直接影响硬件加速器处理卷积计算任务的处理速度。

发明内容

本申请实施例提供了应用于卷积神经网络的加速方法和硬件加速器。

第一方面，本申请实施例提供了应用于卷积神经网络的加速方法，该方法包括：接收对待整理的数据的加载指令，待整理的数据包括：特征图像数据；从片外存储器中读取出用于卷积计算任务的预设格式的数据中的待整理的数据，以及将读取出的待整理的数据写入到硬件加速器中的片上存储器中，其中，特征图像数据中的多个通道的通道数据中的预设长度的数据在片上存储器中连续存储。

第二方面，本申请实施例提供了硬件加速器，该硬件加速器包括：接收单元，被配置为接收对待整理的数据的加载指令，待整理的数据包括：特征图像数据；整理单元，被配置为从片外存储器中读取出用于卷积计算任务的预设格式的数据中的待整理的数据，以及将读取出的待整理的数据写入到硬件加速器中的片上存储器中，其中，特征图像数据中的多个通道的通道数据中的预设长度的数据在片上存储器中连续存储。

本申请实施例提供的应用于卷积神经网络的加速方法和硬件加速器，通过接收对待整理的数据的加载指令，待整理的数据包括：特征图像数据；从片外存储器中读取出用于卷积计算任务的预设格式的数据中的待整理的数据，以及将读取出的待整理的数据写入到硬件加速器中的片上存储器中，其中，特征图像数据中的多个通道的通道数据中的预设长度的数据在片上存储器中连续存储。实现了在硬件加速器处理卷积计算任务的过程中，快速读取出适用于多个计算部件进行并行计算的诸如多个通道的预设长度的通道数据的数据，使得多个计算部件根据快速读取出的数据进行并行计算，提升硬件加速器处理卷积计算任务的处理速度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了根据本申请的应用于卷积神经网络的加速方法的一个实施例的流程图；

图2示出了将通道数据中的数据片段写入到片上存储器的存储阵列的一个效果示意图；

图3示出了将卷积核数据中的数据片段写入到片上存储器的存储阵列的一个效果示意图；

图4示出了根据本申请的硬件加速器的一个实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。