[发明专利]具有受限尺寸的非易失性存储器有效
申请号: | 201810879079.8 | 申请日: | 2018-08-03 |
公开(公告)号: | CN109427393B | 公开(公告)日: | 2023-03-17 |
发明(设计)人: | F·塔耶特;M·巴蒂斯塔 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | G11C16/02 | 分类号: | G11C16/02 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 受限 尺寸 非易失性存储器 | ||
1.一种存储器设备,包括:
存储器平面,包括第一导电类型的一系列相邻半导体凹槽,其中每个半导体凹槽容纳包括多个存储器单元的多个存储器字,其中每个存储器单元包括具有浮置栅极和控制栅极的状态晶体管;以及
多个控制栅极选择晶体管,所述多个控制栅极选择晶体管分别被分配给所述多个存储器字中的每个存储器字,其中每个控制栅极选择晶体管被耦合到所述控制栅极选择晶体管被分配给的存储器字的所述状态晶体管的所述控制栅极,其中每个控制栅极选择晶体管位于如下半导体凹槽的相邻半导体凹槽中和所述相邻半导体凹槽上,该半导体凹槽容纳所述控制栅极选择晶体管被分配给的所述存储器字。
2.根据权利要求1所述的存储器设备,其中所述存储器设备包括电可擦可编程非易失性存储器。
3.根据权利要求1所述的存储器设备,其中所述一系列相邻半导体凹槽包括所述第一导电类型的相互绝缘的相邻半导体凹槽。
4.根据权利要求1所述的存储器设备,还包括与所述第一导电类型相反的第二导电类型的半导体阱,并且所述半导体阱被配置为将直接相邻的半导体凹槽横向绝缘。
5.根据权利要求4所述的存储器设备,还包括所述第二导电类型的半导体埋层,所述半导体埋层被配置为将每个半导体凹槽与所述第一导电类型的半导体下方衬底的剩余部分竖直绝缘。
6.根据权利要求1所述的存储器设备,还包括导电轨道,所述导电轨道将每个控制栅极选择晶体管耦合到所述控制栅极选择晶体管被分配给的所述存储器字的所述状态晶体管的所述控制栅极。
7.根据权利要求6所述的存储器设备,其中每个导电轨道在产生于容纳所述存储器字的所述半导体凹槽中的至少一个控制栅极选择晶体管上方经过。
8.根据权利要求1所述的存储器设备,其中在每个半导体凹槽中,所述控制栅极选择晶体管被一起分组成N个控制栅极选择晶体管的组,并且被分别分配给属于同一半导体凹槽的N个存储器字。
9.根据权利要求1所述的存储器设备,其中所述一系列相邻半导体凹槽包括交替的第一凹槽和第二凹槽,所述第一凹槽被相互电耦合并且所述第二凹槽被相互电耦合。
10.根据权利要求9所述的存储器设备,其中所述存储器字以行和列被布置在所述存储器平面中,其中同一行的所述存储器字中的一半存储字形成偶数页面,并且所述同一行的所述存储器字中的另一半存储器字形成奇数页面,其中所述偶数页面产生在所述第一凹槽中并且所述奇数页面产生在所述第二凹槽中,并且其中所述存储器设备是按页面方式可存取的。
11.根据权利要求1所述的存储器设备,还包括擦除电路,所述擦除电路被配置为通过以下来擦除所选择的存储器字的存储器单元:经由被分配给所述所选择的存储器字的所述控制栅极选择晶体管的导电端子,将擦除电压施加到所述所选择的存储器字的所述存储器单元的所述状态晶体管的所述控制栅极,以及在包含所述控制栅极选择晶体管的所述半导体凹槽中施加第一补偿电压,所述第一补偿电压适于防止所述控制栅极选择晶体管与包含所述控制栅极选择晶体管的凹槽之间的结击穿。
12.根据权利要求1所述的存储器设备,其中每个存储器单元包括与所述存储器单元的所述状态晶体管串联耦合的存取晶体管,所述存储器设备还包括编程电路,所述编程电路被配置为通过以下来对属于所选择的存储器字的所选择的存储器单元编程:将编程电压施加到所述所选择的存储器单元的所述存取晶体管的导电端子,以及在包含所述所选择的存储器字的所述半导体凹槽中施加第二补偿电压,所述第二补偿电压适于防止所述存取晶体管与包含所述所选择的存储器字的凹槽之间的结击穿。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810879079.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电阻式存储装置及其写入方法
- 下一篇:数据线控制电路及相关的数据线控制方法