[发明专利]具不同驱动电流的环栅场效晶体管的集成电路结构及方法

说明书

本发明涉及具不同驱动电流的环栅场效晶体管的集成电路结构及方法，于形成具不同驱动电流的场效晶体管(FET)的结构的方法中，堆叠形成于基板上。基板为第一半导体材料，且堆叠包括第二及第一半导体材料的交替层。填充牺牲材料的凹槽形成于堆叠的某些区域中。堆叠被图案化为鳍片，且执行环栅FET工艺。环栅FET工艺包括移除牺牲栅极以形成环栅FET的栅极开口及从栅极开口移除第二半导体材料和任何牺牲材料(如果存在)，使得在各栅极开口中保留源/漏区域间横向延伸的纳米形貌。牺牲材料被移除的环栅FET的栅极开口将具少于其他栅极开口的纳米形貌。因此于结构中，一些环栅FET将具有更少的沟道区域，而具有较其他更低的驱动电流。

技术领域

本发明涉及集成电路(IC)结构，更详而言之，涉及包含具有不同驱动电流的多个环栅场效晶体管(gate-all-around field effect transistor；GAAFET)的IC结构及形成该IC结构的方法。

背景技术

集成电路(IC)结构通常包括多个场效晶体管(FET)。对于最佳电路性能，与其他FET相比，同一芯片上的一些FET可能需要一更高的驱动电流。可以通过形成不同FET，使得它们具有不同的有效沟道宽度，实现不同的驱动电流。然而，根据FET的设计，用于形成具有不同有效沟道宽度的FET的技术将有所不同。例如，在平面单栅FET中，通过在不同FET中使用具有不同宽度的平面半导体本体，可以实现不同的沟道宽度。在非平面多栅FET(multi-gate FET；MUGFET)中，例如双栅FET(也称为鳍式EFT(FINFET))或三栅FET，通过在不同FET中使用不同数量的半导体鳍片及/或在不同FET中使用具有不同高度的半导体鳍片，可以实现不同的有效的沟道宽度。近年来，已经发展出环栅场效晶体管(GAAFET)，现在需要在同一基板(substrate)上形成具有不同有效沟道宽度的不同GAAFET的新技术。

发明内容

有鉴于上述，本文揭露形成具有不同驱动电流的环栅场效晶体管的一集成电流(IC)结构的一方法的不同实施例。于该方法中，一多层堆叠可形成于一基板上。该基板可以是一第一半导体材料且该多层堆叠可以包括一第二半导体材料以及该第一半导体材料的交替层。填充牺牲材料的一个或多个凹槽可形成在堆叠的一个或多个区域中。随后，该堆叠可以被图案化为多层鳍片，并可执行GAAFET工艺。此GAAFET工艺可以包括移除牺牲栅极以形成栅极开口以及移除从栅极开口移除该第二半导体材料及任何牺牲材料(如果存在)，使得在各栅极开口中，仅由该第一半导体材料所制成且在源/漏区域之间横向延伸的纳米形貌(nanoshape)予以保留。牺牲材料被移除的栅极开口将具有相较于其他更少的纳米形貌，因此，在所得到的IC结构中，GAAFET中的至少一些将具有更少的沟道区域，从而具有相较于其他更低的驱动电流。

更具体而言，本文为揭露形成具有不同驱动电流的至少二环栅场效晶体管(GAAFET)的一集成电流(IC)结构的一方法的一实施例。该方法可包括提供由一第一半导体材料所制成的一基板，然后于该基板上形成包括一第二半导体材料以及该第一半导体材料的交替层的一多层堆叠。填充一牺牲材料的一凹槽可被形成于该堆叠的一区域中，且该凹槽的该最大深度可位于该第一牺牲材料的该第一层的该顶表面上或位于其上方。

该多层堆叠可然后被图案化为多层鳍片。该鳍片可包括至少一第一鳍片以及一第二鳍片。具体而言，可以执行此图案化工艺使得该第一鳍片包括所有在该堆叠中存在的相同的交替层，并且使得该第二鳍片包括该牺牲材料位于该第一半导体材料的至少一层的上方。

然后可使用这些多层鳍片形成晶体管(例如GAAFET)。该GAAFET可包括：一第一晶体管，其具有使用该第一鳍片中的该第一半导体材料的多层所形成的多个第一沟道区域；以及一第二晶体管，其包括使用该第二鳍片中的该第一半导体材料的该至少一层所形成的至少一第二沟道区域。由于该第二晶体管具有少于该第一晶体管的沟道区域，这两种晶体管将具有不同的驱动电流。也就是说，该第一晶体管将具有高于该第二晶体管的一驱动电流。