[发明专利]一种半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法。所提供的半导体器件的制造方法用于在半导体器件中形成通孔，包括在对应存储单元区域的衬底中形成若干浅沟槽隔离；在所述衬底表面形成若干栅极；在所述栅极沿所述第一方向延伸的两侧侧壁上形成侧墙；对所述存储单元区域沉积牺牲层；去除对应于存储单元漏端的浅沟槽隔离的所述牺牲层，并在所述存储单元漏端的浅沟槽隔离上沉积隔离介质以形成隔离带；去除剩余的所述牺牲层，以在去除剩余的所述牺牲层后的空间形成底部通孔；其中，所述牺牲层的材质不同于所述侧墙、所述隔离介质以及所述浅沟槽隔离的材质。根据本发明提供的制造方法，所制造的半导体器件通孔形貌笔直，电特性能良好。

技术领域

本发明涉及半导体器件的制造方法，尤其涉及非易失性存储器的制造方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面做出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。这意味着集成电路晶体管之间的特征尺寸在不断缩小。

对于ETOX结构非易失性存储器，为了满足高密度、高性能的市场需求，节点目标已逐步迈向50纳米以下，AA pitch逐渐缩减至小于120纳米，控制栅线宽Line小于120纳米，但浮栅与浮栅之间的漏端尺寸要想做小会受到漏端通孔工艺难度的制约，通孔OVL和通孔形貌都是很大的挑战，使用传统工艺已经无法实现。

因此，亟需要一种新型的半导体器件的制造方法，能够适用于节点小于50纳米以下的ETOX结构非易失性存储器，以克服接触孔纵向OVL偏移以及形貌不笔直的缺陷。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

如上所述，为了解决上述在节点尺寸减小的情况下，无法形成符合电气要求的通孔，本发明提供了一种半导体器件的制造方法，用于在半导体器件中形成通孔，所述半导体器件包括存储单元区域，所述制造方法包括：在对应所述存储单元区域的衬底中形成若干浅沟槽隔离，所述浅沟槽隔离在第一方向上相互间隔并沿第二方向延伸，以定义被所述浅沟槽隔离间隔的所述衬底的有源区，所述第一方向垂直于所述第二方向；在所述衬底表面形成若干栅极，所述栅极沿所述第一方向延伸，在所述第二方向上相互间隔；在所述栅极沿所述第一方向延伸的两侧侧壁上形成侧墙；对所述存储单元区域沉积牺牲层，所述牺牲层覆盖所述栅极并填充栅极与栅极之间的间隙；去除对应于存储单元漏端的浅沟槽隔离的所述牺牲层，并在所述存储单元漏端的浅沟槽隔离上沉积隔离介质以形成隔离带；去除剩余的所述牺牲层，以在去除剩余的所述牺牲层后的空间形成底部通孔，所述底部通孔包括对应所述存储单元漏端的有源区的漏端底部通孔以及对应存储单元源端的源端底部通孔；其中，所述牺牲层的材质不同于所述侧墙、所述隔离介质以及所述浅沟槽隔离的材质。

如上述的制造方法，可选的，所述栅极包括控制栅层以及位于所述控制栅层上表面的顶部阻挡层；所述形成底部通孔的步骤还包括：在去除剩余的所述牺牲层后，去除对应于栅极通孔区域的所述顶部阻挡层以形成所述栅极底部通孔。

如上述的制造方法，可选的，所述形成栅极底部通孔的方法进一步包括：对所述存储单元区域沉积光刻胶；图案化所述光刻胶以定义所述栅极通孔区域，并暴露对应于所述栅极通孔区域的所述顶部阻挡层；干法蚀刻去除对应于所述栅极通孔区域的所述顶部阻挡层以形成所述栅极底部通孔；以及去除所述光刻胶。

如上述的制造方法，可选的，所述制造方法还包括在在所述栅极上表面形成顶部隔离层；在所述顶部隔离层中，形成连通所述底部通孔的顶部通孔。