[发明专利]嵌入式存储器测试方法

说明书

本发明公开了一种嵌入式存储器测试方法，包含：第1步，针对一个嵌入式存储器芯片，芯片上包含有多个容量相同的存储器；第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；第3步，每个存储器的测试结果使用一个状态来表示；第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。本发明针对包含有n个容量相同的存储器的芯片，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。

技术领域

本发明涉及半导体器件制造与测试领域，特别是指一种嵌入式存储器测试方法。

背景技术

在半导体行业，芯片设计中，某些SOC产品，需要用到多个嵌入式存储器(EE或者flash两个或者两个以上)，有些产品中使用的嵌入式存储器大小类型等均是相同的。在晶圆级的量产测试中，目前一般均是对这些SOC产品中的多个嵌入式存储器串行测试的，也就是说先测试一个嵌入式存储器，再接着测试下一个嵌入式存储器，一直测试到最后一个存储器为止。

假如在一个晶圆上含有两种类型、大小相同的嵌入式存储器测试时，通过一个MODE选择信号来选择存储器一或者存储器二进行测试，见图1。

假如在一个晶圆上含有八种类型、大小相同的嵌入式存储器测试时，通过三个MODE选择信号来选择存储器一或者存储器二进行测试，见图2。

由上述可知，一个含有多个嵌入式存储器的SOC芯片，晶圆级存储器测试时间为T＝n*tn，其中n为SOC中含有嵌入式存储器的数量，tn为单个嵌入式存储器的测试时间。可见，按照目前的方式测试，SOC中含有的嵌入式存储器数量越多，测试时间越长。

BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ATE)的依赖程度。

发明内容

本发明所要解决的技术问题在于提供一种嵌入式存储器测试方法。

为解决上述问题，本发明所述的一种嵌入式存储器测试方法，包含如下的步骤：

第1步，针对一个嵌入式存储器芯片，芯片上包含有多个容量相同的存储器；

第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；

第3步，每个存储器的测试结果使用一个状态来表示；

第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。

进一步地，所述第2步，使用一个管脚PIN或者几个管脚PIN的组合来进入BIST模式；或者是使用一组特定命令发送至芯片的相应管脚PIN来使芯片进入BIST模式；或者是使用前述方法的组合。

进一步地，所述第2步，所述对管脚PIN的定义是，当管脚PIN为高电平时，表示芯片进入BIST模式，在此模式下能对存储器进行操作测试。

进一步地，所述第2步中使用的管脚PIN能被复用。

进一步地，所述第3步中，通过使用L代表测试结果为PASS，H代表测试结果为FAIL。

进一步地，所述第4步中，定义输出bit同内部存储器FM的对应关系，bit0对应存储器FM0,bit1对应存储器FM1…,以此类推。

本发明所述的嵌入式存储器测试方法，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。

附图说明

图1是含有两个类型，大小相同的嵌入式存储器测试时，通过一个MODE选择信号来选择存储器一或者存储器二进行测试的示意图。