[发明专利]包含分支存储器裸芯模块的硅通孔半导体装置

说明书

公开了一种半导体装置，包含集成存储器模块。集成存储器模块可以包含CMOS逻辑电路半导体裸芯上堆叠的多个存储器阵列半导体裸芯，其一起作为单个的、集成的闪速存储器操作。集成存储器模块中的半导体裸芯中的每一个可以形成有硅通孔(TSV)的图案，其盖覆有所述半导体裸芯的相反的表面上的电连接体。一经堆叠，相邻半导体裸芯的电连接体可以电互连，以将集成存储器模块中的半导体裸芯中的每一个电气和机械连接。

技术领域

本发明涉及存储器模块和包括存储器模块的半导体装置。

背景技术

便携消费电子装置的需求的强劲增长正在驱动对高容量储存装置的需求。诸如闪速存储器储存卡的非易失性半导体存储器装置被广泛使用以满足对数字信息储存和交换的日益增长的需求。它们的便携性、多功能性以及坚固设计，连同它们的可靠性和大容量，已经使得这样的存储器装置对于在许多种电子装置中的使用是理想的，包含例如数码相机、数码音乐播放器、视频游戏控制器、PDA以及蜂窝电话。

最近，已经提出了超高密度存储器装置，其使用具有形成为层的存储器单元的串的3D堆叠存储器结构。一种这样的储存装置有时称为位成本可规模化(Bit CostScalable，BiCS)架构。除分层的存储器单元之外，3D存储器装置包含逻辑电路，以控制对存储器单元的读取/写入。通常使用互补金属氧化物半导体(CMOS)技术制造的逻辑电路，可以典型地在半导体晶片内形成在堆叠存储器层下方。

随着3D存储器结构中的存储器层的数目增加以满足日益增长的存储器需求，将逻辑电路设置在3D存储器单元结构下方变得更困难。此外，对于存储器阵列形成最优化的工艺参数对于逻辑电路形成可能不是最优化的。例如，用热量退火3D存储器单元结构是已知的。虽然对于存储器单元结构有利，但热量可能不利地影响逻辑电路的操作。

发明内容

概括起来，本技术的示例涉及一种集成存储器模块，包括：集成存储器模块，包括：多个第一半导体裸芯，其包括第一和第二相反的表面，多个第一半导体裸芯中的每个第一半导体裸芯包括：第一集成电路、第一表面上的第一组接合垫、第二表面上的第二组接合垫，以及将第一组和第二组接合垫电耦接的硅通孔的第一集合；第二半导体裸芯，其包括：第三和第四相反的表面、第二集成电路、第三表面上的第三组接合垫，以及电耦接到第三组接合垫的硅通孔的第二集合；其中多个第一半导体裸芯和第二半导体裸芯由第一组、第二组和第三组接合垫耦接在一起；并且其中多个第一半导体裸芯和第二半导体裸芯一起配置为集成闪速存储器。

在其他示例中，本技术涉及一种半导体装置，包括：上下叠置的多个第一半导体裸芯，多个第一半导体裸芯包括第一和第二相反的表面，多个第一半导体裸芯中的每个第一半导体裸芯包括：第一集成电路、第一表面上的第一组接合垫、第二表面上的第二组接合垫(多个第一半导体裸芯中的半导体裸芯的第一组接合垫接合到堆叠体中的多个第一半导体裸芯的下一相邻裸芯的第二组接合垫)，以及将第一组和第二组接合垫电耦接的硅通孔的第一集合；第二半导体裸芯，多个第一半导体裸芯堆叠在第二半导体裸芯上，第二半导体裸芯包括：第三和第四相反的表面、第二集成电路、第三表面上的第三组接合垫(第三组接合垫接合到堆叠体中的多个第一半导体裸芯的最底部裸芯的第二组接合垫)，以及电耦接到第三组接合垫的硅通孔的第二集合；其中多个第一半导体裸芯和第二半导体裸芯一起配置为集成闪速存储器。

在另一示例中，本技术涉及一种制造半导体装置的方法，包括：(a)将多个第一半导体裸芯的接合垫彼此安装；(b)将多个第一半导体裸芯的接合垫的集合安装到第二半导体裸芯的接合垫，第一半导体裸芯和第二半导体裸芯一起配置为集成闪速存储器；以及(c)将多个第一半导体裸芯和第二半导体裸芯围封在外壳中。