[发明专利]P沟道闪存单元的操作方法

权利要求书

1.一种P沟道闪存单元的操作方法，其特征在于，所述P沟道闪存单元包括：形成有N阱的半导体衬底；形成在N阱中且相间隔的第一P型掺杂区和第二P型掺杂区；形成在所述第一P型掺杂区和第二P型掺杂区之间的N阱上方的第一存储位，所述第一存储位包括第一浮栅以及设置在所述第一浮栅上方的第一控制栅；形成在所述第二P型掺杂区和所述第一存储位之间的N阱上方的第一字线栅；所述P沟道闪存单元还包括：形成在所述N阱中且与所述第二P型掺杂区相间隔的第三P型掺杂区，且所述第三P型掺杂区设置在所述第二P型掺杂区远离所述第一P型掺杂区一侧；形成在所述第二P型掺杂区和第三P型掺杂区之间的N阱上方的第二存储位，所述第二存储位与所述第一存储位共用所述第二P型掺杂区，且所述第二存储位包括第二浮栅以及设置在所述第二浮栅上方的第二控制栅；形成在所述第二P型掺杂区和所述第二存储位之间的N阱上方的第二字线栅；所述操作方法包括对所述第一存储位进行编程、擦除和读取中的至少一种，还包括对所述第二存储位进行编程、擦除和读取中的至少一种，且：

对所述第一存储位进行编程时，在所述第一控制栅、所述第一字线栅和所述第一P型掺杂区上分别施加负电压，在所述N阱和所述第二P型掺杂区上均施加0V电压；

对所述第一存储位进行擦除时，在所述第一字线栅上施加正电压，在所述第一控制栅上施加负电压，在所述第一P型掺杂区、第二P型掺杂区和N阱上均施加0V电压；

对所述第一存储位进行读取时，在所述第一P型掺杂区和所述第一字线栅上分别施加负电压，在所述N阱、所述第一控制栅和所述第二P型掺杂区上均施加0V电压；

对所述第二存储位进行编程时，在所述第二控制栅、所述第二字线栅和所述第三P型掺杂区上分别施加负电压，在所述N阱和所述第二P型掺杂区上均施加0V电压；

对所述第二存储位进行擦除时，在所述第二字线栅上施加正电压，在所述第二控制栅上施加负电压，在所述第二P型掺杂区、第三P型掺杂区和N阱上均施加0V电压；

对所述第二存储位进行读取时，在所述第三P型掺杂区和所述第二字线栅上分别施加负电压，在所述N阱、所述第二控制栅和所述第二P型掺杂区上均施加0V电压。

2.根据权利要求1所述的操作方法，其特征在于，当对所述第一存储位进行编程时，在所述第一控制栅上施加-3V～-1V的负电压，在所述第一字线栅上施加-5V～-1V的负电压，在所述第一P型掺杂区上施加-11V～-4V的负电压，所述N阱和所述第二P型掺杂区均接地。

3.根据权利要求1所述的操作方法，其特征在于，对所述第一存储位进行擦除时，在所述第一字线栅上施加4V～14V的正电压，在所述第一控制栅上施加-10V～0V的负电压，所述第一P型掺杂区、第二P型掺杂区和N阱均接地。

4.根据权利要求1所述的操作方法，其特征在于，当对所述第一存储位的状态进行读取时，在所述第一P型掺杂区上施加-2V～-0.5V的负电压，在所述第一字线栅上施加-4V～-1V的负电压，所述第一控制栅、所述N阱和所述第二P型掺杂区均接地。

5.根据权利要求1所述的操作方法，其特征在于，通过同时对所述第一P型掺杂区和第三P型掺杂区施加相同的负电压，对所述第一控制栅和所述第二控制栅施加相同的负电压，对所述第一字线栅和所述第二字线栅施加相同的负电压，所述N阱和所述第二P型掺杂区均接地，来对所述第一存储位和所述第二存储位同时进行编程；或者，对所述第一存储位进行编程时，将所述第二控制栅、所述第二字线栅和所述第三P型掺杂区均接地或者均浮置；或者，在对所述第二存储位进行编程时，将所述第一控制栅、所述第一字线栅和所述第一P型掺杂区均接地或者均浮置。

6.根据权利要求1或5所述的操作方法，其特征在于，当对所述第二存储位进行编程时，在所述第二控制栅上施加-3V～-1V的负电压，在所述第二字线栅上施加-5V～-1V的负电压，在所述第三P型掺杂区上施加-11V～-4V的负电压，所述N阱和所述第二P型掺杂区均接地。