[发明专利]鳍式二极管结构及其方法

说明书

一种用于形成鳍式底部二极管的方法和结构包括提供具有多个从其上延伸的鳍的衬底。多个鳍中的每个包括衬底部分和衬底部分上方的外延层部分。第一掺杂层形成在多个鳍中的每个的衬底部分的第一区域的侧壁上。在形成第一掺杂层之后，执行第一退火工艺以在衬底部分的第一区域内形成第一二极管区域。第二掺杂层形成在多个鳍中的每个的衬底部分的第二区域的侧壁上。在形成第二掺杂层之后，执行第二退火工艺以在多个鳍中的每个的衬底部分的第二区域内形成第二二极管区域。本发明的实施例还涉及鳍式二极管结构及其方法。

技术领域

本发明的实施例涉及鳍式二极管结构及其方法。

背景技术

电子工业经历了对于更小和更快的能够同时支持更大数量的越来越复杂和精细的功能的电子器件的一直增长的需求。因此，在半导体工业中有持续的趋势来制造低成本、高性能以及低功率的集成电路(IC)。迄今，这些目标通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)大部分达成并且从而改进生产效率并且降低相关的成本。然而，这样的缩小对于半导体制造工艺还引起了增加的复杂性。因此，在半导体IC和器件中的持续的发展的实现需要在半导体制造工艺和技术中的类似的发展。

最近，引进多栅极器件以试图通过增加栅极沟道耦合、减小关闭状态电流以及减少短沟道效应(SCE)来改进栅极控制。引进的一个这样的多栅极器件为鳍式场效应晶体管(FinFET)。FinFET由从衬底延伸的鳍状结构而得名，其中在衬底上形成FinFET，并且鳍状结构用来形成FinFET沟道。FinFET与传统互补金属氧化物半导体(CMOS)工艺兼容，并且它们的三维结构允许其大幅缩放，同时保持栅极控制和减轻的SCE。遗憾的是，在一些情况下，大幅缩放的FinFET在鳍状结构的底部附近还可能遭受过度的泄漏电流。为了试图减小这样的泄漏电流，可执行离子注入工艺以在FinFET器件的鳍状结构的底部附近创建P-N二极管。然而，离子注入工艺可直接促成缺陷的形成、杂质的引入，并且可影响比需要的更广的衬底区域。因此，可能不利地影响FinFET器件性能。

因此，现有的技术没有在所有方面中证明完全令人满意。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，包括：提供具有从衬底延伸的多个鳍的衬底，其中，所述多个鳍中的每个包括衬底部分和位于所述衬底部分上方的外延层部分；在所述多个鳍中的每个的所述衬底部分的第一区域的侧壁上形成第一掺杂层；在形成所述第一掺杂层之后，执行第一退火工艺以在所述多个鳍中的每个的所述衬底部分的所述第一区域内形成第一二极管区域；在所述多个鳍中的每个的所述衬底部分的第二区域的侧壁上形成第二掺杂层；以及在形成所述第二掺杂层之后，执行第二退火工艺以在所述多个鳍中的每个的所述衬底部分的所述第二区域内形成第二二极管区域。

本发明的另一实施例提供了一种制造半导体器件的方法，包括：提供具有第一鳍结构、第二鳍结构以及介于所述第一鳍结构和所述第二鳍结构之间的凹槽的衬底，其中，所述第一鳍结构和所述第二鳍结构中的每个包括第一区域和在所述第一区域上方形成的第二区域；在所述第一鳍结构、所述第二鳍结构中的每个上方以及在介于所述第一鳍结构和所述第二鳍结构之间的凹槽的底面上共形地形成第一掺杂层；在形成所述第一掺杂层之后，在所述凹槽内形成第一氧化物层，并且执行第一回蚀刻工艺以暴露所述第一鳍结构和所述第二鳍结构的第二区域以及所述第一鳍结构和所述第二鳍结构的第一区域的第一部分的侧壁，其中，所述第一掺杂层保持在所述第一鳍结构和所述第二鳍结构的所述第一区域的第二部分的侧壁上；以及在执行所述第一回蚀刻工艺之后，执行第一退火工艺以将来自所述第一掺杂层的第一掺杂剂种类扩散进入所述第一区域的所述第二部分，其中，所述第一区域的所述第二部分限定第一二极管区域。