[发明专利]半导体器件及其制造方法

说明书

本申请公开了一种半导体器件及其制造方法，该制造方法包括：在第一掺杂类型的衬底中形成具有与第一掺杂类型相反的第二掺杂类型的第一阱区，第一阱区围绕衬底的第一区域；在第一区域中形成具有第二掺杂类型的源区与漏区；以及在衬底中形成具有第二掺杂类型的埋层，埋层位于第一区域的下方，与第一阱区相连；其中，埋层与第一阱区共同包围第一区域。该半导体器件及其制造方法的有益效果是，可以省去制作结深较大的阱区的步骤，实现了LDMOS工艺与CMOS等其他工艺结合的目的，还可以同时提升器件的击穿电压BV和导通电阻Rdson的性能。

技术领域

本公开涉及半导体器件制造领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

功率开关可以是半导体器件，包括金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)和绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)等。横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor,LDMOS)被广泛地用在开关型调节器中。

图1示出了现有技术中的LDMOS结构示意图。

如图1所示，掺杂类型为N型的阱区102制作在衬底101中，体区109与漂移区110均位于阱区102中，源区115形成在体区109中，漏区116形成在漂移区110中。由于漂移区110的存在，漏极116可以承受高电压。因此，LDMOS晶体管具有大驱动电流、低导通电阻和高击穿电压的优点，广泛地用于开关型调节器。

然而，现有技术中的阱区102通常需要较大的结深，因此，阱区102需要单独完成制作，不能与CMOS等其他工艺结合。

此外，由于为了降低LDMOS的导通电阻Rdson，漂移区110的掺杂浓度不能过低，而为了增加LDMOS的击穿电压BV，漂移区110的掺杂浓度又不能过高，这使得现有的LDMOS器件的击穿电压BV和导通电阻Rdson的性能不能均得到最大的提升。

发明内容

有鉴于此，本公开提供了一种半导体器件及其制造方法，可以省去制作结深较大的阱区的步骤，实现了LDMOS工艺与CMOS等其他工艺结合的目的，还可以同时提升器件的击穿电压BV和导通电阻Rdson的性能。

根据本公开的一方面，提供了一种半导体器件的制造方法，包括：在第一掺杂类型的衬底中形成具有与第一掺杂类型相反的第二掺杂类型的第一阱区，所述第一阱区围绕所述衬底的第一区域；在所述第一区域中形成具有第二掺杂类型的源区与漏区；以及在所述衬底中形成具有第二掺杂类型的埋层，所述埋层位于所述第一区域的下方，与所述第一阱区相连；其中，所述埋层与所述第一阱区共同包围所述第一区域。

优选地，在形成所述漏区的步骤之前，还包括在所述第一区域中形成具有第二掺杂类型的漂移区，其中，所述漏区位于所述漂移区中。

优选地，在形成所述源区的步骤之前，还包括在所述第一区域中形成具有第一掺杂类型的体区，其中，所述源区位于所述漂移区中。

优选地，在形成所述漂移区的步骤之前，还包括在所述第一区域中形成具有第一掺杂类型的第一深阱区，其中，所述漂移区和所述体区位于所述第一深阱区中。

优选地，其中，所述第一深阱区的掺杂浓度峰值位于所述漂移区的下方。

优选地，在形成所述漏区的步骤之前，还包括在所述衬底上形成栅极结构，其中，至少部分所述第一深阱区位于所述源区与所述漏区之间的所述栅极结构的下方。

优选地，形成所述栅极结构的步骤包括：在所述第一区域上形成高压漏氧化层；在所述衬底上形成栅氧化层，所述高压漏氧化层与所述栅氧化层相连；以及在所述高压漏氧化层与所述栅氧化层上形成栅极导体，所述栅极导体位于所述源区与所述漏区之间。