[发明专利]一种SOI半导体器件及其形成方法

说明书

本发明公开了一种半导体器件及其制备方法。该半导体器件包括：SOI基底，所述SOI基底包括衬底、位于所述衬底上的绝缘层和位于所述绝缘层上的顶层硅；位于所述顶层硅有源区部分区域的漂移区；每一漂移区具有多个凹槽，所述凹槽沿横向方向延伸，多个所述凹槽沿纵向方向间隔并列排列，所述凹槽沿深度方向至少延伸至所述衬底的顶面；所述凹槽内填充有多晶硅，所述多晶硅与所述凹槽的侧壁绝缘设置，所述多晶硅的掺杂类型与所述衬底的掺杂类型相同。根据本发明，可以提高半导体器件的击穿电压，并抑制SOI自加热效应。

技术领域

本发明涉及半导体技术领域，特别是涉及一种SOI半导体器件及其形成方法。

背景技术

导通电阻和击穿电压的矛盾是半导体器件的核心矛盾之一。超结(SuperJunction，可简称为SJ)技术的出现，打破了传统功率器件导通电阻和击穿电压的极限关系，在功率集成电路中具有广泛的应用前景。

边氧(Oxide By-pass，简称OB)结构是一种类超结结构。图1a是一种具有OB结构的横向双扩散MOSFET(可简称为OB-SJ-LDMOS)的示意图。如图1a所示，OB结构30是沿着漂移区15侧壁的深沟槽形成的，沿着沟槽的侧壁和底部生长有一层厚度可控制的氧化层18(隔离层)，氧化层18间的空隙填充导电材料13。图1b为沿图1a中A-A’的截面图。如图1b所示，截止态时，导电材料13形成的接触区与MOSFET的源端20短接并接地。由于存在类MOS侧壁，相当于N漂移区15中施主正电荷被位于绝缘层12的负电荷补偿，产生类似于SJ器件的横向耗尽和嵌入到漂移区的横向电场，这样一个电场的嵌入得到了类似于SJ结构漂移区完全耗尽的结果，这就使得在此区域掺杂较高的情况下获得较高的击穿电压。漂移区侧壁的隔离层和导电材料的接触区替代了横向超结结构中p柱区的位置，使得漂移区能够完全耗尽而不受制造工艺和pn柱区浓度匹配的限制。

与传统超结器件相比，图1a所示的结构具有更低的导通电阻和更高的优值，然而由于填充的导电材料与栅基相接，处于等电位，不能很好的对MOS结构耗尽，使得击穿电压较低，通常在100V以下。此外，该SOI基底的散热性能较差。

发明内容

本发明要解决的问题是：提高具有OB结构的类横向超结器件的击穿电压和散热性能。

为解决上述问题，本发明提供了一种SOI半导体器件，包括：SOI基底，所述SOI基底包括衬底、位于所述衬底上的绝缘层和位于所述绝缘层上的顶层硅；

位于所述顶层硅有源区部分区域的漂移区；

每一漂移区具有多个凹槽，所述凹槽沿横向方向延伸，多个所述凹槽沿纵向方向间隔并列排列，所述凹槽沿深度方向至少延伸至所述顶层硅的顶面；

所述凹槽内填充有多晶硅，所述多晶硅与所述凹槽的侧壁绝缘设置，所述多晶硅的掺杂类型与所述衬底的掺杂类型相同。

可选地，在所述顶层硅的凹槽的侧壁上设有介质层。

可选地，所述多晶硅的掺杂浓度大于所述漂移区的掺杂浓度。

可选地，所述SOI半导体器件还包括背电极，位于所述衬底的背面。

可选地，所述多晶硅的掺杂浓度在1E15atom/cm³以上，所述漂移区的掺杂浓度为1E11～1E14atom/cm³。

可选地，相邻沟槽的间距小于3微米。

可选地，单个沟槽的纵向宽度小于2微米。

可选地，所述介质层的厚度小于10纳米，所述介质层的材料为SiO₂、SiN、SiON、SiCN、SiCN、SiC中的一种或几种。

可选地，所述SOI半导体器件为LDMOS晶体管，所述晶体管还包括：栅极，位于所述栅极和所述SOI衬底之间的栅介质层。