[发明专利]一种SOI半导体器件及其形成方法有效
申请号: | 201810508736.8 | 申请日: | 2018-05-24 |
公开(公告)号: | CN108470772B | 公开(公告)日: | 2020-05-12 |
发明(设计)人: | 陈达 | 申请(专利权)人: | 中芯集成电路(宁波)有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京思创大成知识产权代理有限公司 11614 | 代理人: | 张清芳 |
地址: | 315803 浙江省宁波市北*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 soi 半导体器件 及其 形成 方法 | ||
1.一种SOI半导体器件,其特征在于,包括:
SOI基底,所述SOI基底包括衬底、位于所述衬底上的绝缘层和位于所述绝缘层上的顶层硅;
位于所述顶层硅有源区部分区域的漂移区;
每一漂移区具有多个凹槽,所述凹槽沿横向方向延伸,多个所述凹槽沿纵向方向间隔并列排列,所述横向方向为沿源漏电极连线方向,所述纵向方向为沿源漏电极连线的垂直方向,所述凹槽沿深度方向至少延伸至所述衬底的顶面;
所述凹槽内填充有多晶硅,所述多晶硅与所述凹槽的侧壁绝缘设置,所述多晶硅的掺杂类型与所述衬底的掺杂类型相同;
还包括背电极,位于所述衬底的背面,所述背电极能够对所述多晶硅的电位进行调控。
2.如权利要求1所述的SOI半导体器件,其特征在于,在所述顶层硅的凹槽的侧壁上设有介质层。
3.如权利要求1所述的SOI半导体器件,其特征在于,所述多晶硅的掺杂浓度大于所述漂移区的掺杂浓度。
4.根据权利要求2所述的SOI半导体器件,其特征在于,所述多晶硅的掺杂浓度在1E15atom/cm3以上,所述漂移区的掺杂浓度为1E11~1E14atom/cm3。
5.根据权利要求1所述的SOI半导体器件,其特征在于,相邻凹槽的间距小于3微米。
6.根据权利要求1所述的SOI半导体器件,其特征在于,单个凹槽的纵向宽度小于2微米。
7.根据权利要求2所述的SOI半导体器件,其特征在于,所述介质层的厚度小于10纳米,所述介质层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
8.根据权利要求1所述的SOI半导体器件,其特征在于,所述SOI半导体器件为LDMOS晶体管,所述晶体管还包括:栅极,以及位于所述栅极和所述SOI基底之间的栅介质层。
9.根据权利要求1所述的SOI半导体器件,其特征在于,所述SOI半导体器件为平面SOI功率器件。
10.一种形成SOI半导体器件的方法,其特征在于,包括:
提供SOI基底,所述SOI基底包括衬底、位于所述衬底上的绝缘层和位于所述绝缘层上的顶层硅;
在所述顶层硅有源区的预定区域形成漂移区;
在所述漂移区预定的位置形成暴露所述衬底的凹槽,所述凹槽沿横向方向延伸,多个所述凹槽沿纵向方向间隔并列排列,所述横向方向为沿源漏电极连线方向,所述纵向方向为沿源漏电极连线的垂直方向,所述凹槽沿深度方向至少延伸至所述衬底的顶面;
在所述凹槽内沉积与衬底的掺杂类型相同的多晶硅;
在所述衬底的背面形成背电极,所述背电极能够对所述多晶硅的电位进行调控。
11.根据权利要求10所述的一种形成SOI半导体器件的方法,其特征在于,在所述顶层硅的凹槽的侧壁上形成介质层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯集成电路(宁波)有限公司,未经中芯集成电路(宁波)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810508736.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种纳米线晶体管
- 下一篇:一种铁电薄膜晶体管及其制备方法
- 同类专利
- 专利分类