[发明专利]一种超低功耗基准电路

说明书

本发明公开了一种超低功耗基准电路，包括：一启动电路，用于启动所述基准电路；一核心电路，在电流镜结构上优化使用了三支路电流结构，同时选择不同的栅极氧化物厚度MOS管，消除了温度影响，获得稳定的基准电流；一输出电路，串联堆叠晶体管，放大了基准电压。本发明一种超低功耗基准电路，没有采用电阻，也没有采用三极管，全部都是MOS晶体管，拥有面积小，低压和超低功耗等优点。

技术领域

本发明涉及基准电压电路领域，尤其涉及一种超低功耗基准电路。

背景技术

在物联网、EEPROM以及大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性。传统的方式可以采用带隙基准电路进行设计，但是其功耗都是微瓦级别的，不属于低功耗设计范畴。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种超低功耗基准电路，其拥有低电压，超低功耗和较小的硅面积等优点。

为达上述及其它目的，本发明提供一种超低功耗基准电路，其至少包括：

一启动电路，用于启动所述基准电路；一核心电路，在电流镜结构上优化使用了三支路电流结构，同时选择不同的栅极氧化物厚度MOS管，消除了温度影响，获得稳定的基准电流；一输出电路，串联堆叠晶体管，放大了基准电压。

本发明提出了一种超低功耗基准电路，包括：所述启动电路由第一PMOS管PM1、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3构成；PM1管的源极连接电源电压VDD；PM1管的的栅极与PM1管的漏极，NM1管的栅极和NM1管的漏极相连接；NM1管的源极与NM2管的栅极和NM3管的漏极相连接；NM2管的源极和NM3管的源极接地。

所述核心电路由第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第十三PMOS管PM13、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7构成；PM2管的源极，PM4管的源极和PM6管的源极都与电源电压VDD相连接；PM2管的栅极与PM3管的栅极，PM3管的漏极，NM2管的漏极，NM4管的漏极，PM4管的栅极，PM5管的栅极，PM6管的栅极和PM7管的栅极相连接；PM2管的漏极与PM3管的源极相连接；PM4管的漏极与PM5管的源极相连接；PM6管的漏极与PM7管的源极相连接；PM5管的漏极与NM5管的漏极，NM5管的栅极和NM6管的栅极相连接；PM7管的漏极与NM4管的栅极，NM7管的栅极，NM6管的漏极相连接；NM4管的源极与NM5管的源极和PM13管的源极相连接；NM7管的源极，NM7管的漏极，PM13管的漏极，PM13管的栅极和NM6管的源极都接地。

所述输出电路由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11和第十二PMOS管PM12构成；PM8管的源极连接电源电压VDD；PM8管的栅极与PM2管的栅极和PM9管的栅极相连接；PM8管的漏极与PM9管的源极相连接；PM9管的漏极与PM10管的源极和NM3管的栅极相连接，其节点标注为A，作为基准电压VREF的输出端；PM10管的栅极与PM10管的漏极和PM11管的源极相连接；PM11管的栅极与PM11管的漏极和PM12管的源极相连接；PM12管的栅极和PM12管的漏极都接地。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一种超低功耗基准电路图。

具体实施方式